【轉寄好友】 【友善列印】 推到  推到
  【免費加入會員】   【學員須知】 【常見問題】
【課程名稱】 高壓(HV)/超高壓(UHV) 積體電路之 ESD/LU防護設計技術
【課程代碼】 06S431
【上課時間】 12/2-12/9,09:00-17:30,每周六,共2堂。 
【課程目標】 本課程是高壓(HV)及超高壓(UHV)積體電路IC ESD/LU防護設計上之實務高階課程,本課程將從哪些電子產品需要使用到HV, UHV製程?HV/UHV技術平台, 各種降低元器件的表面電場技術, 各種HV/UHV CMOS元器件及佈局方式、HV/UHV元件的工程設計介紹起,進而談論HV/UHV CMOS元器件的可靠度問題, ESD失效方式分析與HV/UHV 集成電路ESD/LU防護設計理念探討與熱門的專利探討,最後期許學員能對HV/UHV 元件工程 與 HV/UHV IC靜電防護及LU免疫設計之關連充分理解。
【課程特色】 靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延 緩產品上市的主因,因 此無論由 製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD 防護設計三階段課程的 第三階段 高壓及超高壓製程IC實務高階課程,更是各高壓及超高壓積體電路 產品ESD可靠度防護上最 熱門的技 術。
【修課條件】 1.大專以上
2.現職從事IC與電子產品(含LCD光電業)之RD設計、佈局、製造、產 品應用與品管、品保、 FA相 關技術人員。
3.現職從事類比IC與HV積體電路之RD設計、佈局、製造、產品應用 與品管、品保、FA相關 技術人 員 (對ESD/LU防護已有認識者)。
4.現職IC RD工程師,也適合欲培育第二專長者。
【課程大綱】 I. High-Voltage/Ultra High-Voltage (UHV) CMOS Devices
II. Device Engineering in HV/UHV Processes and Devices Layouts
◎ HV/UHV MOSFET's Design Techniques and Layouts
◎ Device Surface E-Field
◎ SOA Considerations in HV/UHV Devices
III. Reliability of HV/UHV Power Semiconductors
IV. General HV/UHV Process ESD/LU Protection Techniques
V. HV/UHV LDMOS ESD/LU Protections Techniques
◎ ESD Protection Methods in the HV/UHV LDMOS
◎ ESD/LU Protection Patents in the HV/UHV LDMOS
【課程師資】 最高學歷:國立清華大學 電機博士
現任職務:國立聯合大學電子系 教授
重要經歷:國立聯合大學電子系 主任/所長
台灣靜電放電防護工程學會 理事/監事
盛強電子/ 閎康科技公司 顧問
深圳華為技術(海思半導體)公司 顧問
工研院電子所顧問/ 偉詮電子公司 顧問
TSMC/ UMC公司 顧問
AX電子公司 研發處處長
SunPal Tech 公司 研發處處長
工研院電子所工程師/副理
專長: ESD/LU防護電路設計, 電力電子, 類比電路設計, VLSI 製 程/測試
【上課時數】 15 小時
【上課地點】 新竹市光復路二段101號創新育成大樓
【主辦單位】 財團法人自強工業科學基金會
【課程費用】 9000元 (超值優惠價格需送出報名表後,系統發出報名成功回函確認金額。)
【超值優惠】
  • VIP企業會員價:VIP企業會員可享優惠價格 (按我)
  • 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 8500 元
  • 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 8300 元
  • 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 400 點
【諮詢專線】 03-5623116#3223 沈先生 cshen@tcfst.org.tw
【學員須知】 報名與繳退費方法常見問題與解決會員紅利積點活動辦法
【注意事項】
  1. 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  2. 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書改以電子方式提供。
  3. 使用VIP廠商優惠之學員,上課當日報到時須查核該公司識別證(相關證明資料)。
  4. 會員紅利折抵限以原價或會員優惠價再折抵,其他方案不適用。
  5. 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  6. 課程嚴禁旁聽,亦不可攜眷參與。