【轉寄好友】 【友善列印】 推到  推到
  【免費加入會員】   【學員須知】 【常見問題】
【課程名稱】 進階CMOS積體電路Latch-Up測試與防護設計技術
【課程代碼】 07S329
【上課時間】 2018/5/20-6/03,每周日,09:00-16:00,共3堂。 
【課程目標】 本課程中將從可能的EOS突波、LU現象、LU破壞模式、引發CMOS LU的機制及各種觸發模式介紹起,進而介紹LU 的各種測試方式及如何找出LU觸發點位置的各種實務技術,接著將講授如何避免發生LU或如何設計出LU Free IC,其中將針對溫度效應、製程效應、佈局效應、高功率CMOS IC設計來討論,最後我們也將講授LU 設計法則的萃取、各家Foundry 高低壓產品LU設計法則比較、LU與ESD相互間的連動關係、及高壓製程的引發LU問題及實際案例,因此我們最後期許學員最後能充分理解並掌握CMOS LU議題及LU防制的相關技術。
【課程特色】 CMOS積體電路或電子產品之EOS(含LU)破壞是影響IC或零組件可靠性 及延緩上市的重要因 素,因此無論由製程上、設計上全方位的防護措施是必要的。本課 程幫助學員了解可能的 EOS突波、CMOS IC引發LU的原理與各種機制,並且說明如何避免造 成LU 傷害與在操作溫度 上、製程上、佈局上之各種設計考量。本課程是CMOS LU 議題及LU Free設計的完整課程, 更是普遍性CMOS IC或零組件產品在可靠性技術上最熱門的探討技 術。
【修課條件】 1.大專以上
2.現職從事IC與電子產品之RD設計、佈局、製造、產品應用與品 管、品保、FA相關技術人 員。
3.理工科系畢有興趣學員 (對CMOS 有初步認識者)。
4.現職IC RD工程師,也適合新進工程師或欲培育第二專長者。
【課程大綱】 1. Possible Causes of an EOS Transient
2. Latch-up Mechanisms and Trigger Modes
3. Latch-up Model and Analysis
4. Latch-up Testing in CMOS ICs
5. Practical Methods of LU Evaluation
6. How to Do a CMOS LU Free Design ?
6. LU Design Rules
7. LU v.s. ESD Issues
8. Practical Applications: In the HV Process
(HV LU Case Study)
9. Summary
【課程師資】 最高學歷:國立清華大學電機博士
現任職務:國立聯合大學電子系 教授
重要經歷:國立聯合大學電子系主任/所長
●台灣靜電放電防護工程學會理事/監事
●盛強電子/閎康科技公司顧問
●旺玖科技(股)公司顧問
●工研院電子所/偉詮電子公司顧問
●TSMC/UMC公司顧問
●AX電子公司研發處處長
●工研院電子所工程師/副理
專長:ESD/LU防護電路設計、類比電路設計、VLSI製程/測試
【上課時數】 18 小時
【上課地點】 新竹市光復路二段101號創新育成大樓
【主辦單位】 財團法人自強工業科學基金會
【課程費用】 10000元 (超值優惠價格需送出報名表後,系統發出報名成功回函確認金額。)
【超值優惠】
  • VIP企業會員價:VIP企業會員可享優惠價格 (按我)
  • 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 9100 元
  • 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 8900 元
  • 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 500 點
【諮詢專線】 03-5623116 ext 3221 林小姐 wplin@tcfst.org.tw
【學員須知】 報名與繳退費方法常見問題與解決會員紅利積點活動辦法
【注意事項】
  1. 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  2. 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書改以電子方式提供。
  3. 使用VIP廠商優惠之學員,上課當日報到時須查核該公司識別證(相關證明資料)。
  4. 會員紅利折抵限以原價或會員優惠價再折抵,其他方案不適用。
  5. 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  6. 課程嚴禁旁聽,亦不可攜眷參與。
54.162.121.80