自強課程

課程名稱

【ESD高階實務課程】HV積體電路ESD防護設計實務熱烈招生中

上過學員一致好評講師!把握進修機會!

靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延緩產品上市的主因，因此無論由製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD防護設計三階段課程的第三階段高壓製程IC實務高階課程，更是各高壓積體電路產品ESD可靠度防護上最熱門的技術。

課程代碼：

07S010

上課時間：

5/03(四) 5/04(五) 9:00~16:00共12小時

上課時數：

12 小時

上課地點：

台北教育中心(台北市中正區博愛路80號3樓)

課程費用：

8500元 (符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

VIP企業會員價：VIP企業會員可享優惠價格 (按我)
會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 8300 元
會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 100 點

課程目標：

本課程將從高壓CMOS簡介、各種HV CMOS元件、HV元件的汲極工程介紹起，進而談論HV CMOS 的各電性、ESD/LU可靠度缺點及各種HV ESD保護策略及如何保護HV LDMOS與HV IC ESD防護實際案例。最後期許學員能對HV製程及元件結構充分理解，並知悉如何處理HV IC靜電防護電路設計。

修課條件：

理工科系畢有興趣學員(對ESD防護有相當認識者)。現職IC RD工程師，也適合新進工程師或欲培育第二專長者。

課程大綱：

1. Introduction of HV CMOS
2. High-Voltage CMOS Devices
3. Device Engineering for HV Devices
4. Weakness Issues in the HV CMOS Process
5. Some Strategies of ESD Protection Design in a HV CMOS Process
About LU protection issues
About ESD protection issues
About LU & ESD protection issues
6. How to Protect the HV LDMOS?
How to Layout?
ESD Protection Methods
7. Summary

課程師資：

國立聯合大學電子系教授陳勝利教授
專長： ESD/LU防護電路設計, 類比電路設計, VLSI 製程/測試

主辦單位:

財團法人自強工業科學基金會

學員須知：

報名與繳退費方法｜常見問題與解決｜會員紅利積點活動辦法

注意事項

清華大學學生優惠方案：清華大學學生可享課程最低優惠價─VIP企業會員優惠價，完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附清華大學學生證)。

若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。

無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。

使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。

會員紅利折抵限以原價或會員優惠價再折抵，其他方案不適用。