【轉寄好友】 【友善列印】 推到  推到
  【免費加入會員】   【學員須知】 【常見問題】
【課程名稱】 高效能/低功耗進階數位系統設計
【課程代碼】 07S428
【上課時間】 8/19-8/26,每周日,10:00-17:00,共2堂。 
【課程目標】 1.學習硬體描述語言(Verilog HDL)
2.學習DSP架構設計、運算單元設計、低功耗晶片設計等
【課程特色】 本課程以邏輯電路設計為基礎,一開始從介紹硬體描述語言 (Verilog HDL)開始,並搭配 許多實用的硬體描述語言撰寫技巧。此外,課程中也將介紹進階數 位系統設計方法,如DSP 架構設計(pipeline、folded、unfolded等)、運算單元設計(加 法、乘法、除法器 等)、低功耗晶片設計等。
【課程大綱】 1.硬體描述語言(Verilog HDL):除常用的硬體描述語言語法,並 搭配實例介紹,讓設計 者可以清楚知道實現不同架構下的硬體描述語言撰寫技巧。
2.DSP架構設計:針對DSP架構,介紹高效能/低功耗架構,其中包 含pipeline、folded、 unfolded、systolic array等。
3.運算單元設計:針對常見的加法、乘法、除法器等運算單元硬 體,介紹不同的設計架構 與優缺點。
4.低功耗晶片設計:針對低功耗的應用,介紹如何設計出可降低靜 態與動態功率消耗的硬 體架構。
【課程師資】 自強基金會專業講師
【上課時數】 12 小時
【上課地點】 清華大學 創新育成大樓(近寶山路與高翠路交叉口)
【主辦單位】 自強基金會
【課程費用】 6000元 (超值優惠價格需送出報名表後,系統發出報名成功回函確認金額。)
【超值優惠】
  • VIP企業會員價:VIP企業會員可享優惠價格 (按我)
  • 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 5700 元
  • 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 5200 元
  • 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 100 點
【諮詢專線】 03-5623116 ext 3227 黃先生 ychuang@tcfst.org.tw
【學員須知】 報名與繳退費方法常見問題與解決會員紅利積點活動辦法
【注意事項】 ☆課程費用:包含稅、講義。
☆使用VIP優惠者、早安鳥方案者,恕不可再使用紅利點數折抵。

  1. 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  2. 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書改以電子方式提供。
  3. 使用VIP廠商優惠之學員,上課當日報到時須查核該公司識別證(相關證明資料)。
  4. 會員紅利折抵限以原價或會員優惠價再折抵,其他方案不適用。
  5. 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  6. 課程嚴禁旁聽,亦不可攜眷參與。