請學員自備NB
課程代碼: 08C031
課程名稱: 自備NB《美商摩根大通人才培訓計畫補助60%》AI/FPGA數位雛型系統設計實務班
(含專題實作)
★ 贈送Xilinx Spartan6 FPGA開發板(價值8,000)
上課時間: 7/27(六)~12/29(日) 9:00~16:00共150小時(9/14&10/5&10/12停課)
詳細時間請見下方課表
贊助單位: 美商摩根大通 執行單位: 財團法人自強工業科學基金會
上課地點: 自強基金會台北分部(台北市博愛路80號3樓)
課程費用: 總費用60,000元,美商摩根大通集團補助36,000元(60%),學員只需自付24,000元
諮詢專線: 02-23113316分機2282 林小姐 Hllin@tcfst.org.tw
修課條件: 大專以上理工科系畢業,對此領域有興趣學員。
  *注意: 此課程僅補助個人,僅能開個人發票

課程安排:
【單元一】 數位電子學 24 小時
【單元二】 FPGA系統設計入門 30 小時
【單元三】 FPGA系統周邊IO 電路設計班設計班 36 小時
【單元四】 FPGA系統整合/系統除錯設計班 30 小時
【單元五】 FPGA數位雛型系統設計專題研究 30 小時

[課程開放給不參與補助之學員,可單選報名下面課程 點選課程即可報名

代碼

課程

時數

日期

C031 

AI/FPGA數位雛型系統設計實務

150

7/27()~12/29() 9:00~16:00150小時(9/14&10/5&10/12停課)

C031-1

【單元一】數位電子學

24

7/27()7/28()8/3() 8/4()

C031-2

【單元二】FPGA系統設計入門

30

8/10()8/17()8/24() 8/31() 9/7()

C031-3

【單元三】FPGA系統周邊IO 電路設計班設計班

36

9/21 () 9/28() 10/19 () 10/26() 11/2() 11/9()  (10/5&10/12停課)

C031-4

【單元四】FPGA系統整合/系統除錯設計班

30

11/16() 11/23() 11/30 () 12/7() 12/14()

 

【單元五】FPGA數位雛型系統設計專題研究

30

12/15()12/21()12/22() 12/28()

單元一及單元五 -->六日上課
單二,,四-->週六上課


學習目標:
1. 學員可以掌握HDL Verilog硬體描述語言的開發能力,教導學員從基礎學習相關實戰訓練。
2. 據常用的介面電路規格如UART, I2C, PS2 Keyboard, …設計初對應的電路同時介紹序向邏輯狀態機設計實例,使學員可掌握 FPGA/數位電路設計方法及知識。
3. 深入探討FPGA系統整合設計主要是介紹FPGA系統開發中的高級技巧,深入探討如何提高FPGA設計的性能,如何改善設計規模,進而設計出高性能低成本的產品。
4. 以實戰訓練養成,FPGA 系統級設計,RTL 仿真(simulation),原型FPGA (prototyping)能力,更以業界的專案實作訓練,工作管理與時間管理,研發日誌與技術報告撰寫技巧。
5. 熟練掌握Verilog HDL代碼編寫及其驗證,瞭解Synthesis/Compile/Simulation等數位電路設計工具和多種EDA工具。
6. Debug Tool系統電路除錯ChipScope Pro工具介紹Debug 工具的使用,實際用於此整合系統設計快速有效率Debug。


報名前資料提供:
【本課程經美商摩根大通集團補助,上課學員皆需依基金會規定提供並填寫相關資料】
★文件提供不齊者基金會無法受理您的報名★
目前是『待業身份者』,如在培訓過程中或後找到工作,請務必填寫『就業切結』,以申請補助款。傳真至本會02-23113317

注意事項:
★ 第1、2條規定請務必仔細看 ★
1. 本課程經美商摩根大通集團補助,上課學員皆需依基金會規定填寫相關資料,且出席時數需達報名課程時數7成以上、作業或考試其評量成績需及格(70分),方可適用美商摩根大通集團補助。
2. 報名學員請務必珍惜補助資源,若沒有意願想上,請勿報名。簽到、簽退必須本人親簽,不得代簽名。
3. 上課不得錄音、錄影,因個人因素缺席課程,不提供補課
4. 本會上課提供紙本講義,不提供電子檔
※ 若遇不可預測之突發因素,基金會保有相關課程調整、取消、教室及講師之變動權。