| 【公司名稱】 |
矽統科技股份有限公司 |
| 【職務說明】 |
職缺需求：
1. Familiar with Verilog, Perl, synthesis flow and FPGA flow.
2. Familiar with HW/SW co-simulation flow.
3. Chip architecture, clock tree planning and low power design. |
| 【公司名稱】 |
矽統科技股份有限公司 |
| 【工作性質】 |
全職 |
| 【上班地點】 |
新竹市公道五路二段180號 |
| 【學歷要求】 |
研究所以上 |
| 【科系限制】 |
電子、電機、資工相關系所組畢 |
| 【工作經驗】 |
|
| 【語文條件】 |
|
| 【擅長工具】 |
|
| 【工作技能】 |
|
| 【其他條件】 |
職缺需求：
1. Familiar with Verilog, Perl, synthesis flow and FPGA flow.
2. Familiar with HW/SW co-simulation flow.
3. Chip architecture, clock tree planning and low power design. |
| 【聯絡窗口】 |
03-5166000#1223 邱小姐 |
| 【聯絡信箱】 |
yunhsiu_chiu@sis.com
|
|