個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
VLSI積體電路ESD防護佈局設計與佈局專利分析
課程代碼：
09S340
上課時間：
2020/12/12-12/19，週六，09:00-17:30，共2週，15小時。
上課時數：
15 小時
上課地點：
課程費用：
8500元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
- VIP企業會員價：VIP企業會員可享優惠價格 (按我)
- 會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 7700 元
- 早安鳥方案：會員於開課二週前(含)報名並完成繳費，可享超值優惠價 7300 元
- 會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 300 點
課程目標：
積體電路或電子產品中靜電放電(ESD)破壞是影響IC可靠性的重要因素，因此由佈局設計上全方位的防護措施是必要的。本課程是電子產品/積體電路ESD防護設計的重要課程，也是一位新進佈局工程師要跨入IC佈局領域的重要課程。本課程將從ESD破壞模式、ESD故障機制、 ESD防護架構介紹起，進而談論如何做好晶片級的ESD防護佈局，其中涵蓋ESD設計準則、Latch-up設計準則、如何做好每個防護組件(電阻、電容、二極體、電晶體)佈局，接著談論全晶片級ESD防護設計、混合訊號不同電源域如何防護及隔離佈局措施，最後更進一步應用探討各種ESD/LU防護之佈局專利。最後期許學員能從理論與實際應用兩方面充分理 ESD防護電路設計中佈局設計的重要性。
修課條件：
1.大專以上，理工科系畢有興趣學員 (對ESD防護有初步認識者)。
2.現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
3.現職IC RD工程師，當然也適合新進工程師或欲培育第二專長者。
2.現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
3.現職IC RD工程師，當然也適合新進工程師或欲培育第二專長者。
課程大綱：
1. ESD Protection Architecture
● ESD Introduction and Stress Modes
● ESD Failure Mechanisms
● ESD Protection Architecture in Chip Level
2. How to Do a Good Layout for ICs
● Design Rules for ESD
● Design Rules for Latch- up
● ESD Protection Component: Resistor
● ESD Protection Component: Capacitor
● ESD Protection Component: Diode
● ESD Protection Component: MOSFET
3. Whole Chip ESD Protections
● Input Pins ESD Protection
● Output Pins ESD Protection
● Power Pins ESD Protection
● Mixed-mode ESD Protections
● Isolation Issues
4. Patents Study on ESD/LU Protections by Layout Techniques
● Protection Patents in the Layout Considerations
5. Summary
● ESD Introduction and Stress Modes
● ESD Failure Mechanisms
● ESD Protection Architecture in Chip Level
2. How to Do a Good Layout for ICs
● Design Rules for ESD
● Design Rules for Latch- up
● ESD Protection Component: Resistor
● ESD Protection Component: Capacitor
● ESD Protection Component: Diode
● ESD Protection Component: MOSFET
3. Whole Chip ESD Protections
● Input Pins ESD Protection
● Output Pins ESD Protection
● Power Pins ESD Protection
● Mixed-mode ESD Protections
● Isolation Issues
4. Patents Study on ESD/LU Protections by Layout Techniques
● Protection Patents in the Layout Considerations
5. Summary
課程師資：
最高學歷：國立清華大學 電機博士
現任職務：國立聯合大學電子系 教授
重要經歷：
●國立聯合大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長：ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
現任職務：國立聯合大學電子系 教授
重要經歷：
●國立聯合大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長：ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
主辦單位:
財團法人自強工業科學基金會
學員須知：
注意事項
☆使用VIP優惠者、早安鳥方案者，恕不可再使用紅利點數折抵。
- 若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。
- 無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書改以電子方式提供。
- 使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。
- 會員紅利折抵限以原價或會員優惠價再折抵，其他方案不適用。
- 課前請詳閱簡章之課程內容或利用課程諮詢電話。
- 課程嚴禁旁聽，亦不可攜眷參與。
