自強課程

課程名稱
《智慧電子人才應用發展推動計畫》自強實體設計佈局整合工程師人才養成班
欲參加課程,須報名10S331-1課程徵選會
歡迎非理工科系學員來報名喔!!
★★★原定4/22(四)甄選會已異動至4/21(三)舉辦,敬請留意!

2020年全球COVID-19(新冠肺炎)的蔓延和中美在半導體領域的冷戰升級對全球經濟和半導體產業造成了負面影響。相較之下,台灣因疫情控制得宜產能未受影響,工研院產科國際所(IEK)更上修今年台灣半導體產值年成長高達20.7%,並將首度突破新台幣3兆元大關,在暌違3年後,重奪全球第2大半導體產值國地位。

 課程代碼:
10S331
 上課時間:
2021/5/6-9/28,09:00-17:30,共400小時。(上課時間依開課當日課表為主)  
 上課時數:
400 小時
 課程費用:
60000元 (符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
 課程特色:
在半導體產業鏈裡,台灣在上游設計製造端具有相當的優勢,其中晶圓與封裝代工世界第一毋庸置疑,但是IC設計業的表現也很出色,是世界第二大的IC設計中心。工研院資訊與通訊研究所表示,台灣在半導體和資通訊產業已有一定優勢,台灣業者有機會在全球供應鏈搶進核心地位,扮演下世代資訊科技重要角色。
從產業發展趨勢來看,在AI人工智慧與5G物聯網催生下,產業多元應用衍生晶片多樣性運算需求,包含處理器、網路架構、高效能運算(High Performance Computing, HPC)、個人終端裝置、機器人、無人機與自動駕駛車等,帶動整體相關半導體產業發展。因此具備研發異質整合AI晶片能力之IC設計人才需求將增加。
因此依據產業趨勢動態特別規劃「自強實體設計佈局整合工程師人才養成班」,透過完整且實務緊密結合的課程訓練,讓原本是門外漢的你順利「敲響」IC設計產業求職敲門磚。
 修課條件:
1.欲報名參加「自強實體設計佈局整合工程師人才養成班」的學員。
2.大專以上畢業且欲從事此領域工作者,均可報 名本課程。
3.男性學員須服完兵役或免服兵役方可參加。
4.此培訓以就業為主要目標,無就業意願 或有升學、進修意願者請勿報名!
5.課前需參與4月21日13:30面試與測驗並正式錄取。
 課程大綱:
★基礎課程
1.CMOS 製程原理與佈局(28小時)
2.VLSI設計概論(14小時)
3.佈局軟體應用_Basic(63小時)
4.自動化佈局概論(56小時)
5.基礎佈局能力測驗(7小時)
★進階課程
6.類比線路設計概念(70小時)
7.常用類比線路佈局(35小時)
8.特殊佈局理論與佈局(28小時)
9.高壓製程與佈局(42小時)
10.混和訊號晶片設計與規劃概論(7小時)
11.混和訊號晶片設計實作與驗證(35小時)
12.進階佈局能力測驗(6小時)
★通識課程
15.性別主流化(3小時)
16.履歷撰寫與面試技巧(2小時)
17.專題成果發表(4小時)
 課程師資:
自強基金會 專業講師群
聘請優秀業界講師群,達15年以上產業實務經驗!
授課滿意度高達90%以上,用心教學,深獲學員好評!
  主辦單位:
經濟部工業局
 承辦單位:
財團法人資訊工業策進會
 執行單位:
財團法人自強工業科學基金會
  注意事項
1.總費用110,000元,工業局補助50,000元,學員只需自付60,000元。
2.身心障礙者、原住民或低收入戶學費工業局補助70%,學員只需自費40,000元。
3.本課程經工業局補助,上課學員皆需依工業局規定填寫相關資料,且學員出席時數需達報名課程時數七成以上、作業或考試其評量成績需及格,方可適用工業局補助;若未符合規定者,則需將其政府補助費用繳回。
4.退費標準:開訓後一週內而退訓者,退還所繳訓練費用之半數;開訓一週後而退訓者,不退費。
5.參加培訓課程學員需配合此計畫課程之就業媒合活動及訓後就業調查。
6.參加培訓課程學員食、宿需自理。
******************************************
  • 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  • 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書改以電子方式提供。
  • 本課程不適用廠商VIP折扣優惠
  • 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  • 課程嚴禁旁聽,亦不可攜眷參與。
  • 課程查詢或相關作業時程,請洽以下聯絡窗口。
    聯絡資訊