自強課程

課程名稱
【Fighting 3】PnR 工具課程

課程代碼:
10S332-3
上課時間:
2021/7/31-11/6,週六,09:00-17:30,12堂課,共83小時。(9/11、9/18、10/9停課)
上課時數:
83 小時
課程費用:
43000元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 38700 元
- 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 36600 元
- 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 1000 點
課程特色:
【加乘一】:完整呈現APR Flow,高階專業技能APR(Automatic Placement & Routing)實體設計為 IC設計後段(back-end)流程的重要階段,在晶片設計環節中佔有非常重要的地位,其不僅受製程技術的影響 甚深,其設計結果更直接影響IC的效能與成本。隨著晶片設計的複雜度提高及先進製程的演進,佈局自動化儼然 成為未來一個重要方向,各家大廠競相培養APR實體設計人才;從頭到尾的APR Flow實務經驗,更是廠商著重 焦點!
【加乘二】:業界師資陣容,掌握實務動向課程由具15年以上專業經驗講師授課,依業界需求完整 規劃一系列課程,更結合Synopsys原廠EDA工具課程,絕對是您挑 戰百萬年薪的最佳管道!
【APR課程介紹】
【加乘二】:業界師資陣容,掌握實務動向課程由具15年以上專業經驗講師授課,依業界需求完整 規劃一系列課程,更結合Synopsys原廠EDA工具課程,絕對是您挑 戰百萬年薪的最佳管道!
【APR課程介紹】
修課條件:
1.電機、電子、資工等理工科系碩士畢業(需學過VLSI)
2.具Physical Design、IC Layout、 Front- End Digital Design、Analog integral circuit design工作經驗者尤佳
2.具Physical Design、IC Layout、 Front- End Digital Design、Analog integral circuit design工作經驗者尤佳
課程大綱:
★Synopsys PnR 工具課程(83小時)
3.1 IC Compiler (ICC) (45小時)
●ICC_RM script introduction
●ICC_Floorplan
●ICC_Placement
●ICC_Clock Tree Synthesis
●ICC_Routing
●ICC_Design for Manufacturability
●1GHZ ARC CPU Real case study
3.2 IC CompilerII (ICC2)(35小時)
●ICC2_Introduction
●ICC2_Objects
●ICC2_Floorplanning
●ICC2_Placement & Optimization
●ICC2_NDM_ Reference Libraries
●ICC2_Design_Setup
●ICC2_Timing_Setup
●ICC2_Running_CTS
●ICC2_SettingUp_CTS
●ICC2_Routing & Optimization
●ICC2_Signoff
3.3成果發表會(3小時)
3.1 IC Compiler (ICC) (45小時)
●ICC_RM script introduction
●ICC_Floorplan
●ICC_Placement
●ICC_Clock Tree Synthesis
●ICC_Routing
●ICC_Design for Manufacturability
●1GHZ ARC CPU Real case study
3.2 IC CompilerII (ICC2)(35小時)
●ICC2_Introduction
●ICC2_Objects
●ICC2_Floorplanning
●ICC2_Placement & Optimization
●ICC2_NDM_ Reference Libraries
●ICC2_Design_Setup
●ICC2_Timing_Setup
●ICC2_Running_CTS
●ICC2_SettingUp_CTS
●ICC2_Routing & Optimization
●ICC2_Signoff
3.3成果發表會(3小時)
課程師資:
自強基金會專業講師
具PnR設計經驗已逾15年,期間經手Tape out的專案不計其數,從單純的 MCU、高速 PC周邊應用晶片到整合性SOC晶片等,內容包含廣為業界熟知的Cost Sensitive、High Speed、 Million Gates等晶片,皆有相當深入精闢的研究與實務經驗。
【APR師資介紹】
具PnR設計經驗已逾15年,期間經手Tape out的專案不計其數,從單純的 MCU、高速 PC周邊應用晶片到整合性SOC晶片等,內容包含廣為業界熟知的Cost Sensitive、High Speed、 Million Gates等晶片,皆有相當深入精闢的研究與實務經驗。
【APR師資介紹】
主辦單位:
財團法人自強工業科學基金會
相關課程:
學員須知:
注意事項
☆課程費用:包含稅及講義。(不含餐)
☆使用VIP優惠者、早安鳥方案者,恕不可再使用紅利點數折抵。
★結業證書領取標準:
1.出席率達總課程時數80%以上
2.參加成果發表會(需上台報告)
3.考試成績需達合 格