自強課程

課程名稱
佈局工程師的下一堂課:電路辨識與佈局能力大躍進 熱烈招生中
 課程代碼:
13S308
 上課時間:
2024/9/21-10/5,周六,09:00-17:00,3堂課,共21小時。 
 上課時數:
21 小時
 課程費用:
14000元 (符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
 超值優惠:
  • VIP企業會員價:VIP企業會員可享優惠價格 (按我)
  • 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 13000 元
  • 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 12600 元
  • 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 500 點
 課程目標:
協助IC Layout Engineer學習基本的邏輯電路與類比電路設計,課程中將以常用到的電路為例,介紹基本的工作原理、規格與設計考量,進而了解半導體製程的非理想效應對量產良率與可靠度的影響,身為IC Layout Engineer對這些影響要如何因應與避免,進而提高產品的良率與品質。
 課程特色:
這是一門針對IC Layout Engineer設計的Analog IC Design課程,從電路的角度出發,深入淺出,學習類比電路的基本概念、原理、特性,進而了解Designer對Layout的要求,了解Layout佈局對電路性能的影響、對量產良率的影響、對產品可靠度的影響,以及其相對應的電路原理、佈局技巧。課程中並輔以實務案例,討論各種產品面向對Layout佈局考量的Trade-off。
 修課條件:
1.大專以上
2.歡迎IC Layout Engineer進修~
 課程大綱:
1. CMOS元件與原理
2. 基本邏輯電路設計概念與佈局
3. 基本類比電路設計概念與佈局
4. 進階類比電路設計概念與佈局
4-1. 電源管理積體電路(Power management integrated circuit, PMIC)
4-2. 鎖相迴路電路(Phase-locked loops, PLL)
4-3. 資料轉換電路(Data Converter)
5. 全晶片設計、良率、可靠度與佈局
 課程師資:
自強專業界講師
現任 :研發主管
個人經驗及專長
1. 類比IC設計
2. 靜電放電設計
3. IC規劃、測試、失效分析
  主辦單位:
財團法人自強工業科學基金會
  注意事項
  • 清華大學學生優惠方案:清華大學學生可享課程最低優惠價─VIP企業會員優惠價,完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附在學中有效的清華大學學生證,且不得開立抬頭「國立清華大學」以外的三聯式公司發票)。

  • ☆課程費用:包含稅及講義。
    ☆使用VIP優惠者、早安鳥方案者,恕不可再使用紅利點數折抵。


  • 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  • 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。
  • 使用VIP廠商優惠之學員,上課當日報到時須查核該公司識別證(相關證明資料)。
  • 會員紅利折抵限以原價或會員優惠價再折抵,其他方案不適用。
  • 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  • 課程嚴禁旁聽,亦不可攜眷參與。
  • 優惠方案擇一使用。
  • 課程查詢或相關作業時程,請洽以下聯絡窗口。
    聯絡資訊