自強課程

課程名稱

【竹科管理局補助課程】SoPC應用系統開發(實作) 熱烈招生中

課程贈送Xilinx ZYNQ開發板~
授課講師滿意度高達97%

課程代碼：

13S366

上課時間：

113/09/21-113/10/19，週六 09:00~17:00，共5週35小時。

上課時數：

35 小時

上課地點：

清華大學第四綜合大樓(清華大學東側門入口處左手邊即為自強基金會大門入口/清大郵局左側)

課程費用： (以下費用已由竹科管理局補助80%)

19500元 (科學園區廠商優惠價格需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

科學園區廠商優惠價： 17500 元(★繳費完成才算報名成功喔★)

課程目標：

將自己設計好的硬體IP模組整合至SoPC系統；透過作業系統及驅動程式，再開發應用程式成功的控制自己設計的硬體IP；這是所有軟硬體工程師追求的目標，也是軟硬體整合設計的核心技術。本課程採用Xilinx SoPC實驗板，使用Vivado/Vitis將Verilog FPGA電路模組分別整合至MicroBlaze、Zynq-7000及Zynq UltraScale+等MPSoC系統中，再將其植入PetaLinux作業系統，並結合Linux驅動程式開發；實現使用高階應用程式控制Verilog/VHDL FPGA電路IP模組的整合設計流程。完成此課程後可加入SoC系統晶片、SoPC晶片驗證、SoPC軟硬體整合開發等高階工程師的設計行列。

修課條件：

大專以上電子、電機、資工等相關科系，具備有數位電路設計基礎者選修。

課程大綱：

1.ARM AMBA/AXI4 Bus設計規格說明與Verilog code追蹤實習
2.Xilinx Vivado Verilog IP模組設計流程說明與實習
3.Xilinx Vitis Programming軟體設計流程說明與GPIO/I2C/SPI開發實習
4.MicroBlaze SoPC架構介紹與Vivado/Vitis軟硬體IP整合設計
5.Zynq-7000 SoPC架構介紹與DDR DRAM DMA存取實習
6.Zynq-7000 SoPC Vivado/Vitis軟硬體IP整合設計
7.Zynq UltraScale+ MPSoC架構介紹
8.Zynq UltraScale+ MPSoC Vivado/Vitis軟硬體IP整合設計
9.HDMI規格與架構介紹
10.HDMI In軟硬體設計個案追蹤
11.HDMI In Vivado/Vitis 整合設計實習
12.HDMI Out 軟硬體設計個案追蹤
13.HDMI Out Vivado/Vitis 整合設計實習
14.PetaLinux Embedded System開發
15.PetaLinux驅動程式說明
16.PetaLinux Embedded System SoPC軟硬體IP整合設計
17.PetaLinux Embedded System應用程式開發

課程師資：

鄭羽熙博士
最高學歷：國立台灣大學電機工程學系博士
專長：人工智慧與機器學習應用、GPU平行加速處理、視訊演算法開發、嵌入式SOC系統開發、晶片與FPGA設計開發、智慧行車系統開發

主辦單位:

國家科學及技術委員會新竹科學園區管理局

執行單位：

財團法人自強工業科學基金會

相關課程：

13S364 【竹科管理局補助課程】Verilog FPGA數位電路設計模擬(實作)

學員須知：

報名與繳退費方法｜常見問題與解決｜會員紅利積點活動辦法

注意事項

※請前往竹科管理局廠商與單位名錄進行查詢，即可判斷公司是否為園區內廠商。