個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
『11th實體設計佈局整合工程師計畫』-進階佈局(Layout)應用實務技術
熱烈招生中
★★★需自備電腦上課★★★
課程代碼：
14S302
上課時間：
2025/4/8-6/10，每周二、四、六，09:00-17:00，26堂課，共182小時。(5/1、5/31停課)
上課時數：
182 小時
課程費用：
60000元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
- VIP企業會員價：VIP企業會員可享優惠價格 (按我)
- 會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 57000 元
- 早安鳥方案：會員於開課二週前(含)報名並完成繳費，可享超值優惠價 54000 元
- 會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 3200 點
課程目標：
1.透過課程的設計與學習，可增加對積體電路佈局設計領域的專業職能認識。
2.課程將使用新思科技原廠EDA Tool，課程重點著重於Laker功能使用，並搭配Lab實作。使初學Laker的使用者可以快速上手，應用於工作上。
3.課程特別加入實體設計(APR)內容，增加學員職場競爭力。
4.課程採用新思科技最新解決方案Custom Compiler™教學，Custom Compiler™提供業界領先的生產力、性能和易用性，多邊形編輯功能提供快速且易學的優點，並通過其開創性的視覺輔助自動化流程提高生產力。課程初期採用業界常用之新思佈局軟體Laker暖身，其中並搭配Lab實作，以期讓初學者得以快速上手。
2.課程將使用新思科技原廠EDA Tool，課程重點著重於Laker功能使用，並搭配Lab實作。使初學Laker的使用者可以快速上手，應用於工作上。
3.課程特別加入實體設計(APR)內容，增加學員職場競爭力。
4.課程採用新思科技最新解決方案Custom Compiler™教學，Custom Compiler™提供業界領先的生產力、性能和易用性，多邊形編輯功能提供快速且易學的優點，並通過其開創性的視覺輔助自動化流程提高生產力。課程初期採用業界常用之新思佈局軟體Laker暖身，其中並搭配Lab實作，以期讓初學者得以快速上手。
課程特色：
課程設計從零開始學習佈局技術，透過課程深入淺出的設計，循序漸進地讓學員從零基礎進而到達符合業界需求的工程師標準。佈局技術教學從業界常使用的工作站基礎教學開始，接著進入學習製程原理解析、佈局軟體使用、佈局技巧等佈局工程師所需備之專業知識，最終探討一般電壓元件與高壓元件的佈局；課程包含佈局工程師應俱備的知識與技能。課程中更容融入業界實作Lab，以期學員在結訓後即可直接從事佈局相關工作。
☆擁有價值數百萬EDA原版軟體工具，充分實作。課程架構採課程研討、實作演練等方式，培養學員對IC設計技術具有系列性、完整性的架構觀念與實務推動執行能力。
☆擁有價值數百萬EDA原版軟體工具，充分實作。課程架構採課程研討、實作演練等方式，培養學員對IC設計技術具有系列性、完整性的架構觀念與實務推動執行能力。
修課條件：
1.大專以上電子電機科系畢業或理工科系畢業具備電子學或VLSI基礎，希望接受過專業佈局完整基礎課程訓練者，均可報名本課程。
☆建議先修「零基礎佈局(Layout)入門技術」課程。
☆建議先修「零基礎佈局(Layout)入門技術」課程。
課程大綱：
▶類比線路設計概念
1. 類比線路設計概念與佈局需求
2. Basic Devices and Circuits
3. Power Manager Circuits
4. Data Converter Circuits
5. High Speed Analog Circuit
6. Whole Chip Circuit Design
7. Basic Devices Exercise
8. Current Mirror Layout Exercise
9. Latch-up and ESD introduction
10. CMOS LATCH-UP佈局原理
11. LATCH-UP介紹與解決方案
12. CMOS LATCH-UP實作與驗證
13. CMOS ESD佈局原理
14. ESD設計規範解說
15. 低壓BANDGAP實作與驗證
16. PLL Circuit實作與驗證
▶高壓製程與佈局
1. 高壓製程與元件介紹
2. 高壓製程設計規範介紹
3. Laker高壓技術檔案設定
4. 電阻、電容、電晶體元件匹配與佈局實作
5. Laker SDL的使用
▶常用類比線路佈局
1. 類比線路OPAMP實作與驗證
2. 高壓線路PGA實作與驗證
3. 高壓線路PGA POSIM與佈局修正
4. 高壓線路BANDGAP實作與驗證
5. 高壓線路PLL實作與驗證
▶混和訊號晶片佈局設計與規劃概論
1. 晶片區塊佈局規劃實作
2. 晶片整合IP(HV_TOP)佈局規劃實作
3. 完整晶片IO規劃實作
4. 多電位晶片電源規劃實作
5. PSUB2實際運用實作
▶混和訊號晶片佈局設計實作與驗證
1. TOP_LAB Chip佈局實作與驗證
2. 晶片驗證實務解析
3. 完整晶片佈局報告
▶Advanced process technology Fin-FET (16/28 um)
1. What's Fin-FET
2. Basic layer
3. Metal layer
4. DFM
5. STD
6. Real case
▶Custom_Compiler簡介與FinFET佈局實務
1. Custom Compiler Introduction
2. Library Manager
3. Layout Viewing
4. Basic Editing Functions
5. FinFET Lab
▶進階佈局能力測驗
1. 類比線路佈局筆試
2. 類比線路設計筆試
3. TOP_LAB Chip上台報告
1. 類比線路設計概念與佈局需求
2. Basic Devices and Circuits
3. Power Manager Circuits
4. Data Converter Circuits
5. High Speed Analog Circuit
6. Whole Chip Circuit Design
7. Basic Devices Exercise
8. Current Mirror Layout Exercise
9. Latch-up and ESD introduction
10. CMOS LATCH-UP佈局原理
11. LATCH-UP介紹與解決方案
12. CMOS LATCH-UP實作與驗證
13. CMOS ESD佈局原理
14. ESD設計規範解說
15. 低壓BANDGAP實作與驗證
16. PLL Circuit實作與驗證
▶高壓製程與佈局
1. 高壓製程與元件介紹
2. 高壓製程設計規範介紹
3. Laker高壓技術檔案設定
4. 電阻、電容、電晶體元件匹配與佈局實作
5. Laker SDL的使用
▶常用類比線路佈局
1. 類比線路OPAMP實作與驗證
2. 高壓線路PGA實作與驗證
3. 高壓線路PGA POSIM與佈局修正
4. 高壓線路BANDGAP實作與驗證
5. 高壓線路PLL實作與驗證
▶混和訊號晶片佈局設計與規劃概論
1. 晶片區塊佈局規劃實作
2. 晶片整合IP(HV_TOP)佈局規劃實作
3. 完整晶片IO規劃實作
4. 多電位晶片電源規劃實作
5. PSUB2實際運用實作
▶混和訊號晶片佈局設計實作與驗證
1. TOP_LAB Chip佈局實作與驗證
2. 晶片驗證實務解析
3. 完整晶片佈局報告
▶Advanced process technology Fin-FET (16/28 um)
1. What's Fin-FET
2. Basic layer
3. Metal layer
4. DFM
5. STD
6. Real case
▶Custom_Compiler簡介與FinFET佈局實務
1. Custom Compiler Introduction
2. Library Manager
3. Layout Viewing
4. Basic Editing Functions
5. FinFET Lab
▶進階佈局能力測驗
1. 類比線路佈局筆試
2. 類比線路設計筆試
3. TOP_LAB Chip上台報告
課程師資：
自強專業講師群
本課程授課講師具IC Layout及PnR設計經驗已逾26年，期間經手Tape out的專案不計其數，從單純的MCU、高速PC周邊應用晶片到整合性SOC晶片等，皆有相當深入精闢的研究與實務經驗。講師熟知整個晶片佈局產業的需求，對於佈局工程師所需具備的專業知識，更有著清晰的學習藍圖；並憑藉其對於晶片設計公司及未來產業發展趨勢的深入了解，可協助欲踏入半導體佈局領域的學員，學習所需的專業技術及未來職涯發展諮詢。
個人經驗及專長:
1. IC Layout
2. APR實體設計
3. 設計流程整合
4. 單晶片設計合成
本課程授課講師具IC Layout及PnR設計經驗已逾26年，期間經手Tape out的專案不計其數，從單純的MCU、高速PC周邊應用晶片到整合性SOC晶片等，皆有相當深入精闢的研究與實務經驗。講師熟知整個晶片佈局產業的需求，對於佈局工程師所需具備的專業知識，更有著清晰的學習藍圖；並憑藉其對於晶片設計公司及未來產業發展趨勢的深入了解，可協助欲踏入半導體佈局領域的學員，學習所需的專業技術及未來職涯發展諮詢。
個人經驗及專長:
1. IC Layout
2. APR實體設計
3. 設計流程整合
4. 單晶片設計合成
主辦單位:
財團法人自強工業科學基金會
相關課程：
學員須知：
注意事項
☆課程費用：包含稅及講義。(不含餐)
☆本課程若使用VIP優惠者、早安鳥方案者，則不可再使用紅利點數折抵。
★結業證書領取標準:
1.出席率達總課程時數80%以上
2.考試成績需達合格
電腦規格建議如下：（若規格低於以下，上課時電腦可能會跑不動或延遲嚴重!!）1.win10/11 64BIT含以上微軟作業係版本要為專業版 ，如果自身設備為家用版本 "建議自行升級" 到符合需求的作業系統。
2.CPU 要在I5 6400以上或有AMD虛擬化功能的CPU，越新越好(核心要在實體4核以上左右)，同時電腦要支援VM的虛擬化功能。(其中幾項有就可以 VT-x、 VT-D、Virtalize Intel VT-x/EPT or AMD-V/RVI。)
備註:
(1)、建議使用INTEL 相關CPU會比較好
(2)、不管用哪個CPU都要知道如何自己開啟VM的相關BIOS 功能，相關功能可自行去網頁查找資料 (關鍵字 : vt-d vt-x 開啟 )
3. 電腦的RAM 要32G以上最低16G ，算RAM空間時候要注意，在還沒使用系統任何功能的剩餘RAM容量最好超過8G (目前虛擬系統預設給8G 的RAM空間，虛擬系統開機會直接先佔用8G ，如果原本電腦RAM不夠的話可能WIN系統會當機)
4.硬碟 要SSD硬碟 ，放置檔案磁碟區'剩餘空間要在500G以上左右。(這個是給解壓縮檔後檔案放的空間，虛擬模組壓縮檔案ZIP大概150G的容量，解壓縮後的檔案會是200G 的資料夾。)
備註 :
(1)、也可以壓縮檔案放外接硬碟，解壓縮後的檔案再放回電腦裡面，不建議解壓縮檔案放在外硬碟直接使用。
5.檢查自己系統 先檢查自己 windows 系統的VBS功能 ，需要自行關先行關掉VBS不能啟動 (建議)
