 |
|
|
 |
| 課程代碼 |
課程名稱 |
上課日期 |
時數 |
費用 |
區內優惠 |
| 14A360 |
無線充電原理與設計 |
10/15~11/5，每週三，18:30-21:30，共4週 |
12 |
2500元 |
2000元 |
| 14S376 |
數位系統架構與效能優化 |
10/19(日)，11/2(日)，11/9(日)，09:00~16:00 |
18 |
3500元 |
2000元 |
| 14A359 |
電池充電晶片設計 |
9/11~10/2，每週四，18:30-21:30，共4週 |
12 |
5500元 |
5000元 |
|
| TOP↑ |
 |
|
 |
|
| TOP↑ |
 |
| 課程代碼 |
課程名稱 |
上課日期 |
時數 |
費用 |
區內優惠 |
| 14S347 |
鐵電材料於先進元件應用 |
9/24(三) |
3 |
1500元
|
1000元
|
|
| TOP↑ |
|
 |
 |
| 課程代碼 |
課程名稱 |
上課日期 |
時數 |
費用 |
區內優惠 |
|
| TOP↑ |
 |
| 課程代碼 |
課程名稱 |
上課日期 |
時數 |
費用 |
區內優惠 |
| 14S332 |
先進半導體材料與元件應用 |
11/8(六)、11/15(六) |
12 |
3000元 |
2500元 |
|
| TOP↑ |
 |
| 課程代碼 |
課程名稱 |
上課日期 |
時數 |
費用 |
區內優惠 |
|
| TOP↑ |
|
 |
竹科管理局45周年園慶講座來了！ 歡慶竹科管理局45周年生日快樂！
自強基金會廣邀半導體、資通訊領域大師級人物。為大家帶來一場場充滿洞見與前瞻思維的精彩講座。
透過對科技趨勢、產業變革與創新動力的深入剖析，一同回顧竹科的發展軌跡，並共同思索未來的挑戰與契機，
掌握科技發展的脈動，持續擁抱創新，迎向下一個精彩的45年！
|
|
| TOP↑ |
|
高效率3D TSV Reveal(MEOL)在矽光子先進封裝的應用 [11/21(五)] |
講者：
講師：戴國瑞 總經理
學歷：國立清華大學-工業工程暨管理研究所
專長：晶圓級封裝管理與技術
現任：瑞峰半導體股份有限公司總經理
時間：
114/11/21(五)，13:30-16:30，共3小時
演講大綱：
1.晶圓級封裝技術介紹
2.Fan-in & Fan-out兩者之差異
3.扇出型晶圓級封裝(FOWLP)及扇出型面板級封裝(FOPLP)介紹
4.高效率3D TSV Reveal(MEOL)在矽光子先進封裝的應用
|
|
| TOP↑ |
|
新興半導體科技挑戰與機會 [12/1(一)] |
講者：
講者：張耀文 特聘教授
現職：國立臺灣大學 電機系/電子所
學歷：美國德州大學奧斯汀校區計算機科學 博士
經歷：
■國立臺灣大學電機資訊學院院長
■國立臺灣大學電機系暨電子所教授/特聘教授
■國立臺灣大學副教務長兼教學發展中心/ 數位學習中心創始主任
■ACM Fellow & IEEE Fellow
■IEEE CEDA 總裁
■IEEE CEDA 的IEEE Fellow Search Committee 主席
■ICCAD General/Program Chair/ISPD General/Program Chair/ASP-DAC Program
Chair
專長：電子設計自動化,積體電路實體設計,異質整合,積體電路可製造性設計,EDA和AI協同設計。
時間：
114/12/01 (一)，13:30~16:30。
演講大綱：
1.Critical technology drivers for advancing semiconductor technologies have
created a world with data explosion, which drives the urgent need for computing
devices with higher performance, better power efficiency, and smaller areas
(lower cost).
2.To achieve the power, performance, and area (PPA) holy grail, we have three
main directions for semiconductors:
(1)More Moore with continued device scaling by using advanced process
technologies.
(2)Beyond CMOS with new materials of higher electron mobility to improve
operating speed and power density, and More-than-Moore with 2.5D or 3D
heterogeneous integration to integrate separately manufactured components into a
higher-level assembly that provides enhanced functionality and improved operating
characteristics.
3. We investigate most expected More-Moore transistor, patterning, and
interconnect technologies to push the limits of continued scaling for better PPA,
study More-than-Moore heterogeneous integration with multiple cross-physics
domain considerations such as system-level, physical, electrical, mechanical,
thermal, and optical effects, address their challenges for advanced circuit and
system designs, highlight current EDA solutions, and identify research
opportunities for the emerging challenges.
|
|
| TOP↑ |
 |
 |
 |
