自強課程

課程名稱

Verilog 高階數位 IC 設計如期開班

課程代碼：

12S036

上課時間：

2023/9/15(五)、9/22(五)、10/06(五)，9:00~16:00，(9月26日停課一周)，共18小時

上課時數：

18 小時

上課地點：

台北教育中心(台北市中正區博愛路80號3樓)

課程費用：

15000元 (符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

VIP企業會員價：VIP企業會員可享優惠價格 (按我)
會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 14800 元
會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 200 點

課程目標：

• 本課程將介紹數位 IC 與系統設計的基本觀念和方法。為了達到學與用的目的，我們一方面深入淺出地介紹理論與設計概念，同時也以通用的Verilog 硬體描述語言(HDL)，舉實例介紹具體步驟和設計考量。
• 學員可以從本課程理解如何利用 Verilog 進行高階數位 IC 與系統設計，同時也對硬體設計語言有貼進實務的認識。

課程特色：

使用軟體ntel modelsim(選擇20.1.1版)
https://www.intel.com/content/www/us/en/software-kit/660907/intel-quartus-prime-lite-edition-design-software-version-20-1-1-for-windows.html

課程大綱：

• 數位 IC 與系統設計的基本觀念和方法

• Verilog 硬體描述語言（HDL）之基本架構和描述方法

• 數位電路模組設計與模擬

• 測試平台設計(testbench)與模擬

• 有限狀態機(finite state machine)設計與模擬

• 高階數位 IC 與系統設計與模擬

課程師資：

自強基金會專業顧問

主辦單位:

財團法人自強工業科學基金會

學員須知：

報名與繳退費方法｜常見問題與解決｜會員紅利積點活動辦法

注意事項

清華大學學生優惠方案：清華大學學生可享課程最低優惠價─VIP企業會員優惠價，完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附在學中有效的清華大學學生證，且不得開立抬頭「國立清華大學」以外的三聯式公司發票)。

若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。

無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。