自強課程

課程名稱

【模組A】硬體描述語言(Verilog)的實作演練與數位系統設計熱烈招生中

課程代碼：

04S060-1

上課時間：

7/4、7/11、7/18(六)900-1600，共18hrs

上課時數：

18 小時

上課地點：

台北教育中心(台北市中正區博愛路80號3樓)

課程費用：

7400元 (符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

VIP企業會員價：VIP企業會員可享優惠價格 (按我)
會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 6600 元
會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 300 點

課程目標：

簡介硬體描述語言(Verilog)的基本語法與設計技巧，並透過實例演練使學員了解課程內容，提高學員的邏輯電路設計能力；接著，訓練學員以Verilog程式語言來撰寫範例，並配合模擬軟體進行功能分析與驗証工作，預定演練的範例有：「多位元除法器」、「數位乘法器」、「梳型濾波器」與「數位電路消除電路」等範列，讓學員們可以寫出屬於自己的程式。

課程大綱：

1.硬體描述語言(Verilog)的基本語法與實作演練
2.硬體描述語言(Verilog)的高階語法與實作演練
3.組合邏輯與序向邏輯的實作演練
4.有限狀態機的實作演練
5.RAM與ROM記憶體的實作演練
6.範例演練：多位元除法器、數位乘法器、梳型濾波器與數位消除電路等

主辦單位:

財團法人自強工業科學基金會

學員須知：

報名與繳退費方法｜常見問題與解決｜會員紅利積點活動辦法

注意事項

清華大學學生優惠方案：清華大學學生可享課程最低優惠價─VIP企業會員優惠價，完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附在學中有效的清華大學學生證，且不得開立抬頭「國立清華大學」以外的三聯式公司發票)。

若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。

無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。

使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。

會員紅利折抵限以原價或會員優惠價再折抵，其他方案不適用。