個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
【50期IC佈局工程師培訓計畫】IC Layout基礎技術及記憶體佈局實作(輔大班)
熱烈招生中
跨領域+轉職，最佳選擇~
106年度輔大電機系在職專班，12/27-1/9 熱烈招生中！
106年度輔大電機系在職專班，12/27-1/9 熱烈招生中！
課程代碼：
05S456
上課時間：
2017/3/4-10/21，每週六，09:00-16:00。(4/1、4/29、5/27、6/3、7/1、7/8、7/15、9/30、10/7停課)
上課時數：
150 小時
課程費用：
58000元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
- VIP企業會員價：VIP企業會員可享優惠價格 (按我)
- 會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 53000 元
- 早安鳥方案：會員於開課二週前(含)報名並完成繳費，可享超值優惠價 51500 元
- 會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 2000 點
課程目標：
☆培養學員整合半導體製程、IC設計和電學等觀念，佈局出正確的圖形，並教導學員從建立正確的環境設定開始，學習快速佈局設計相關應用技巧，如何在120秒內畫沒有error的快速佈局法，建立APR和Fully二合一的cell library。把佈局工作流程所需要了解的專業知識作實作模擬訓練。
☆課程加入RAM的實作教學，教導實際佈局時會遇到的問題及解決方法。
☆課程加入RAM的實作教學，教導實際佈局時會遇到的問題及解決方法。
課程特色：
☆於專業電腦教室上課，無須自備軟硬體。擁有價值數百萬專業工作站設備及EDA原版軟體工具，充分實作。課程架構採課程研討、實作演練等方式，培養學員對IC設計技術 具有系列性、完整性的架構觀念與實務推動執行能力。
☆參加「基礎-進階 -Command File」三階段的學員，拿到證書後將會完成屬於自己的 Proposal。
☆課程加 入記憶體佈局實作內容作為基礎佈局課程總結。記憶體的設計已為一般IC設計必備的元件之 一，若能了解該記憶體的設計理念以及加上正確的佈局規劃，將可大幅提升IC的品質及可靠 度此課程將以MCU IC的角度來看，小規模的記憶體(RAM / ROM)如何在品質及尺寸上皆能符合客戶需求。
☆參加「基礎-進階 -Command File」三階段的學員，拿到證書後將會完成屬於自己的 Proposal。
☆課程加 入記憶體佈局實作內容作為基礎佈局課程總結。記憶體的設計已為一般IC設計必備的元件之 一，若能了解該記憶體的設計理念以及加上正確的佈局規劃，將可大幅提升IC的品質及可靠 度此課程將以MCU IC的角度來看，小規模的記憶體(RAM / ROM)如何在品質及尺寸上皆能符合客戶需求。
修課條件：
大專以上電子電機科系畢業或理工科系畢業具備電子學或VLSI基礎，希望接受過專業佈局完整基礎課程訓練者，均可報名本課程。
☆非理工科系學員強烈建議先修「基本電學」、「電子學」或「VLSI」課程。
☆非理工科系學員強烈建議先修「基本電學」、「電子學」或「VLSI」課程。
課程大綱：
● CMOS 製程技術與各種佈局工作簡介
● 影片播放 CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● MOS元件介紹與電路元件符號與電路圖
● UNIX 指令操作與工作環境建置實作,vi編輯器操作
● Virtuoso佈局繪圖工具正確設定、操作介紹1_icfb,library,tools,window,design,create
● virtuoso 佈局繪圖工具正確設定、操作介紹2_BindKeys,pin與label
● technolpogy file and display file ,QCELL設定與使用
● ASIC LAYOUT CONCEPT , BUILD UP ASIC LIBRARY , STREAM IN/OUT
● PMOS,NMOS原理與佈局與各種佈局法
● PSUBOD,NSUBOD原理與佈局
● 連接線之佈局設計 & EM
● LATCH-UP與佈局解決方案
● cell 寬度與高度設計原理與實作, ½ SPACING RULE
● 用於APR的PITCH 與FEED觀念與設定， INV,TRG佈局預估、實作與驗證
● INV, TRG設計原理與模擬,TRUE TABLE,正確佈局預估、實作與驗證
● DRC驗證、設定與除錯
● 簡氏LVS驗證除錯技巧和SPICE語法--------賓士能力養成S-N,N-S
● 簡氏LVS驗證除錯技巧和SPICE語法--------賓士能力養成S-L,L-N
● LVS/ERC驗證、設定與除錯
● SPLITTING & SHARING RULE
● PEX驗證、設定與除錯
● ANTENNA , 鳥嘴效應 與Field Device佈局解決方案
● 簡氏快速佈局法 AND, NAND,原理、佈局實作與驗證
● 佈局速度檢測1
● Tri-state 系列原理、佈局實作與驗證
● 簡氏快速佈局法 OR, NOR原理、佈局實作與驗證佈局
● 佈局速度檢測2
● MUX21, XOR, DELAY40N, BUF, CLKBUF原理、佈局實作與驗證
● 簡氏快速佈局法替代原理的AOI/OAI系列原理、佈局實作與驗證
● LAH系列 原理、佈局實作與驗證,8位元暫存器
● FF系列原理、佈局實作與驗證
● 8位元計數器佈局
● 各類記憶體淺談，範例電路及佈局解說
●記憶體架構說明與平面 規劃
●RAM cell unit製作及整合佈局實作
●RAM row address decoder製作及整合佈局實作
●RAM column address decoder、外圍線路製作及整合佈局實作
●整合 RAM Block佈局及驗證 工程(以作業形式交付)
●結業考試
● 影片播放 CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● CHS 0.5um 2P2M 3.3V/5V CMOS MM virtual Design Rule解說、製程與佈局
● MOS元件介紹與電路元件符號與電路圖
● UNIX 指令操作與工作環境建置實作,vi編輯器操作
● Virtuoso佈局繪圖工具正確設定、操作介紹1_icfb,library,tools,window,design,create
● virtuoso 佈局繪圖工具正確設定、操作介紹2_BindKeys,pin與label
● technolpogy file and display file ,QCELL設定與使用
● ASIC LAYOUT CONCEPT , BUILD UP ASIC LIBRARY , STREAM IN/OUT
● PMOS,NMOS原理與佈局與各種佈局法
● PSUBOD,NSUBOD原理與佈局
● 連接線之佈局設計 & EM
● LATCH-UP與佈局解決方案
● cell 寬度與高度設計原理與實作, ½ SPACING RULE
● 用於APR的PITCH 與FEED觀念與設定， INV,TRG佈局預估、實作與驗證
● INV, TRG設計原理與模擬,TRUE TABLE,正確佈局預估、實作與驗證
● DRC驗證、設定與除錯
● 簡氏LVS驗證除錯技巧和SPICE語法--------賓士能力養成S-N,N-S
● 簡氏LVS驗證除錯技巧和SPICE語法--------賓士能力養成S-L,L-N
● LVS/ERC驗證、設定與除錯
● SPLITTING & SHARING RULE
● PEX驗證、設定與除錯
● ANTENNA , 鳥嘴效應 與Field Device佈局解決方案
● 簡氏快速佈局法 AND, NAND,原理、佈局實作與驗證
● 佈局速度檢測1
● Tri-state 系列原理、佈局實作與驗證
● 簡氏快速佈局法 OR, NOR原理、佈局實作與驗證佈局
● 佈局速度檢測2
● MUX21, XOR, DELAY40N, BUF, CLKBUF原理、佈局實作與驗證
● 簡氏快速佈局法替代原理的AOI/OAI系列原理、佈局實作與驗證
● LAH系列 原理、佈局實作與驗證,8位元暫存器
● FF系列原理、佈局實作與驗證
● 8位元計數器佈局
● 各類記憶體淺談，範例電路及佈局解說
●記憶體架構說明與平面 規劃
●RAM cell unit製作及整合佈局實作
●RAM row address decoder製作及整合佈局實作
●RAM column address decoder、外圍線路製作及整合佈局實作
●整合 RAM Block佈局及驗證 工程(以作業形式交付)
●結業考試
課程師資：
主辦單位:
財團法人自強工業科學基金會
學員須知：
注意事項
☆使用其他方案優惠者，恕不可再使用紅利點數折抵(僅限會員優惠價者使用)。
★★★輔大師生可享超級優惠29,000元。(需出識證明)
106年度輔大電機系在職專班，12/27-1/9 熱烈招生中！
報名網址：http://exam.fju.edu.tw/stu/
