自強課程
課程名稱
晶片雜訊防治設計原理
(Chip Noise Prevention Design Theorem)
李順裕老師授課 熱烈招生中
(Chip Noise Prevention Design Theorem)
李順裕老師授課 熱烈招生中
【★本會特別禮聘學界且具豐富產學經驗之菁英講師,上過學員一致極力推薦的老師及課程,僅此一班,把握進修機會!★】
隨著晶片系統(System on chips, SOC)的發展,類比與數位電路已分別透過相關電路設計技術、制程或包裝技術整合於系統晶片中,然無論整合于單一晶片或多晶片整合(System in Package, SIP),數位對類比的干擾仍是系統整合的一大瓶頸,其干擾源主要有三:Power supply noise、Substrate noise 、Crosstalk, 本課程除介紹電路本身噪音源外,希望透過三個干擾源問題的探討,介紹部分解決之道,使學員在認識雜訊之餘,瞭解防制的方法。此外,課程並提供不少低雜訊電路設計例子,包含低雜訊放大器(low-noise amplifier)、低雜訊壓控振盪器 (low-noise voltage-controlled oscillator, VCO)、低雜訊模擬濾波器(low-noise filter),讓學員透過實際例子的演練,瞭解電路設計技巧。
課程目標:
1. 熟悉元件物理與積體電路本身之雜訊來源
2. 瞭解電源雜訊(supply noise)來源與防治方法
3. 探討襯底雜訊(substrate noise)的來源與版圖設計技術
4. 認識電路間之串擾(crosstalk)所造成之干擾與防治方法
課程目標:
1. 熟悉元件物理與積體電路本身之雜訊來源
2. 瞭解電源雜訊(supply noise)來源與防治方法
3. 探討襯底雜訊(substrate noise)的來源與版圖設計技術
4. 認識電路間之串擾(crosstalk)所造成之干擾與防治方法
課程代碼:
09S080
上課時間:
2020/12/11(五) 12/12(六) 9:00~17:00共14小時
上課時數:
14 小時
上課地點:
課程費用:
9500元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 9200 元
- 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 100 點
修課條件:
半導體產業暨相關系統業者之在職人士或有相關技術需求者
課程大綱:
1.Intrinsic noise sources in analog circuits
Intrinsic noise vs extrinsic noise
Noise in communication
Noise sources in analog ICs
2.Noise parameters and analysis
Definitions of electrical power
Noise bandwidth
Noise Figure (NF)
Sensitivity
3.Noise models
BJT and MOSFET Noise Model
Design example: CMOS Low noise amplifier (LNA)
External noise power supply noise
substrate noise
crosstalk
4.Power supply noise reduction
Simultaneous Switching Noise (SSN)
Effect of CMOS driver loading condition on SSN
Switching noise transmission mechanisms
--Power supply distribution in ICs
--Substrate biasing
--Communication between two ICs
5.Substrate noise reduction
Noise injection mechanisms
Noise reception mechanisms
Coupling between CMOS devices
Noise propagation analysis
Noise attenuation techniques in ideal condition
6.Crosstalk reduction
Layout technology
7.Mixed-Signal ICs power distribution
Fully differential structures
Layout considerations
8.Design examples
Intrinsic noise vs extrinsic noise
Noise in communication
Noise sources in analog ICs
2.Noise parameters and analysis
Definitions of electrical power
Noise bandwidth
Noise Figure (NF)
Sensitivity
3.Noise models
BJT and MOSFET Noise Model
Design example: CMOS Low noise amplifier (LNA)
External noise power supply noise
substrate noise
crosstalk
4.Power supply noise reduction
Simultaneous Switching Noise (SSN)
Effect of CMOS driver loading condition on SSN
Switching noise transmission mechanisms
--Power supply distribution in ICs
--Substrate biasing
--Communication between two ICs
5.Substrate noise reduction
Noise injection mechanisms
Noise reception mechanisms
Coupling between CMOS devices
Noise propagation analysis
Noise attenuation techniques in ideal condition
6.Crosstalk reduction
Layout technology
7.Mixed-Signal ICs power distribution
Fully differential structures
Layout considerations
8.Design examples
課程師資:
李順裕 博士
● 經歷:成大電機李順裕老師 【榮獲本會績優講師】上過學員一致好評熱推的講師!
● 經歷:南台科技大學 積體電路設計中心主任、工業技術研究院 電腦與通訊研究所工程師、華邦電子 消費性產品開發部工程師、羅技電子 製造工程部工程師、美台電訊 製造工程部工程師
● 重要經歷:南台科技大學積體電路設計中心主任、教育部異質整合聯盟召集人、國科會互動式智慧型健康照護與晶片系統-總計畫主持人、經濟部技術處「小型企業創新研發計畫(SBIR)」主審委員
● 專長:類比積體電路、混合訊號積體電路、射頻通訊積體電路、健康照護訊號處理器與基頻處理器、生醫植入式微晶片系統、微機電檢測積體電路
● 經歷:成大電機李順裕老師 【榮獲本會績優講師】上過學員一致好評熱推的講師!
● 經歷:南台科技大學 積體電路設計中心主任、工業技術研究院 電腦與通訊研究所工程師、華邦電子 消費性產品開發部工程師、羅技電子 製造工程部工程師、美台電訊 製造工程部工程師
● 重要經歷:南台科技大學積體電路設計中心主任、教育部異質整合聯盟召集人、國科會互動式智慧型健康照護與晶片系統-總計畫主持人、經濟部技術處「小型企業創新研發計畫(SBIR)」主審委員
● 專長:類比積體電路、混合訊號積體電路、射頻通訊積體電路、健康照護訊號處理器與基頻處理器、生醫植入式微晶片系統、微機電檢測積體電路
主辦單位:
財團法人自強工業科學基金會
學員須知:
注意事項