自強課程
課程名稱
半導體系列課程【台北班】半導體CMOS製程整合與相關可靠性議題探討
熱烈招生中
本課程幫助學員了解CMOS製程技術的完整流程,並且說明電子產品整體製程與應用的可靠度關心項次。本課程將從CMOS IC製程流程介紹起,進而以一個近奈米製程為例講授CMOS製程整合、進而介紹製程中的製程/晶圓等級驗證、良率考量,接著談論高壓BCD製造流程與晶圓允收測試中相關對應的HSPice 模型參數,最後我們將講授半導體製程/元件/IC封裝等級的可靠度項次,因此我們最後期許學員最後能充分理解並掌握CMOS工藝製程整合及可靠度的運用技術。
課程代碼:
13S037
上課時間:
2024/10/17(四)10/18(五)9:00~16:00共12小時
上課時數:
12 小時
上課地點:
課程費用:
9900元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 9700 元
- 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 100 點
課程目標:
1. 瞭解VLSI製程流程(由次微米至奈米)及良率
2. 瞭解高壓BCD製程流程及重要議題
3. 瞭解晶圓廠PCM數據 及 SPice 參數由來
4. 瞭解VLSI製程階段/元件階段/IC階段/封裝後階段的關心可靠度測試項目。
2. 瞭解高壓BCD製程流程及重要議題
3. 瞭解晶圓廠PCM數據 及 SPice 參數由來
4. 瞭解VLSI製程階段/元件階段/IC階段/封裝後階段的關心可靠度測試項目。
課程大綱:
1. Introduction of VLSI Fabrication Process (VLSI 製造流程介紹)
IC Fabrication Process Flow
Cases Study of IC Integration
Process and Wafer Level Verifications
Yield Rate2. High-voltage BCD Process (高壓 BCD 製程技術流程)
HV Devices
BCD Process Highlight
HV Process Flow
HV Devices Details
Devices Layout
3. PCM Data of a Process (製程後 PCM 數據)
Foundry Test Line Patterns and PDK Cells
How About Related to an HSpice Model ?
Foundry PCM Data
4. Reliability Engineering in Semiconductor Process/Device/IC/Package Levels (半導體製程/元件/電路/封裝 等級可靠度工程項次)
Process level: TDDB, BT, EBT, EM, SM
Device: HCI, NBTI
IC: ESD, Latch-up
Package: Burn-in Test, HTOL, BLT
IC Fabrication Process Flow
Cases Study of IC Integration
Process and Wafer Level Verifications
Yield Rate2. High-voltage BCD Process (高壓 BCD 製程技術流程)
HV Devices
BCD Process Highlight
HV Process Flow
HV Devices Details
Devices Layout
3. PCM Data of a Process (製程後 PCM 數據)
Foundry Test Line Patterns and PDK Cells
How About Related to an HSpice Model ?
Foundry PCM Data
4. Reliability Engineering in Semiconductor Process/Device/IC/Package Levels (半導體製程/元件/電路/封裝 等級可靠度工程項次)
Process level: TDDB, BT, EBT, EM, SM
Device: HCI, NBTI
IC: ESD, Latch-up
Package: Burn-in Test, HTOL, BLT
課程師資:
自強基金會專業講師
主辦單位:
財團法人自強工業科學基金會
學員須知:
注意事項