自強課程

課程名稱

【ESD高階實務課程】高壓製程技術與HV ESD/LU防護設計技術(2025全新內容) 熱烈招生中

上過學員一致好評講師!把握進修機會!

靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延緩產品上市的主因，因此無論由製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD防護設計的高壓及超高壓製程IC實務高階課程，講授內容更是各高壓及超高壓積體電路產品ESD可靠度防護上最熱門的技術。

課程代碼：

14S023

上課時間：

2025/2/6(四) 2/7(五) 9:00~16:00共12小時

上課時數：

12 小時

上課地點：

台北教育中心(台北市中正區博愛路80號3樓)

課程費用：

9900元 (符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

VIP企業會員價：VIP企業會員可享優惠價格 (按我)
會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 9800 元
會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 100 點

課程目標：

靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延緩產品上市的主因，因此無論由製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD防護設計的高壓及超高壓製程IC實務高階課程，講授內容更是各高壓及超高壓積體電路產品ESD可靠度防護上最熱門的技術。

本課程是高壓(HV)積體電路IC ESD/LU防護設計上之實務高階課程，本課程將從哪些電子產品需要使用到HV, UHV製程？HV技術平台, 各種降低元器件的表面電場技術, 各種HV/UHV CMOS元器件及佈局方式、HV元件的工程設計介紹起，進而談論HV CMOS元器件的可靠度問題, ESD失效方式分析與HV 積體電路ESD/LU防護設計理念探討與熱門的專利探討，最後期許學員能對HV/UHV 元件工程與 HV IC靜電防護及LU免疫設計之關連充分理解。

修課條件：

現職從事類比IC, 電源管理/照明HV積體電路IC與電子產品(含LCD產業)之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員，也適合欲培育第二專長者。
對高壓元件及半導體ESD/LU防護有初步認識者。

課程大綱：

1.High-Voltage CMOS Processes Introduction -(高壓CMOS製程介紹)

2.Device Engineering in HV Processes and Devices Layouts
-(高壓製程元件工程與元件佈局)
◎ HV/UHV MOSFET's Design Techniques and Layouts
◎ Device Surface E-Field
◎ SOA Considerations in HV Devices

3.Reliability Issues of HV Power Semiconductors
-(高壓功率半導體的可靠度議題)

4.General ESD/LU Protection Designs in HV ICs
- (高壓ICs ESD/LU防護設計)

5.HV LDMOS ESD/LU Protections Techniques
- (高壓LDMOS ESD/LU防護技術)
◎ ESD Protection Methods in the HV LDMOS
◎ ESD/LU Protection Patents in the HV LDMOS

課程師資：

自強基金會專業講師

主辦單位:

財團法人自強工業科學基金會

學員須知：

報名與繳退費方法｜常見問題與解決｜會員紅利積點活動辦法

注意事項

清華大學學生優惠方案：清華大學學生可享課程最低優惠價─VIP企業會員優惠價，完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附在學中有效的清華大學學生證，且不得開立抬頭「國立清華大學」以外的三聯式公司發票)。

若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。

無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。

使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。

會員紅利折抵限以原價或會員優惠價再折抵，其他方案不適用。