個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
Clock Tree Synthesis(CTS)分析與應用
熱烈招生中
課程代碼：
14S307
上課時間：
2025/11/6、11/13，周四，09:00-16:00，2堂課，共12小時。
上課時數：
12 小時
課程費用：
11000元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
- VIP企業會員價：VIP企業會員可享優惠價格 (按我)
- 會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 10000 元
- 早安鳥方案：會員於開課二週前(含)報名並完成繳費，可享超值優惠價 9500 元
- 會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 500 點
課程目標：
由於Clock Tree Synthesis(CTS)的實現，足以嚴重地影響到晶片的正常工作，在APR的實現流程中，是相當重要的一個環節，課程中，藉由階段性的說明，讓學員了解ICC的工作模式，進一步的了解到CTS的分析流程與工程師如何進行CTS的事前準備，透過ICC的協助，在擁有相關的資訊後，最後達成擁有解決問題的能力。
課程特色：
1.一人一機、小班教學，由淺入深的讓學員循序漸進的學習。
2.使用最新原廠EDA TOOL。
2.使用最新原廠EDA TOOL。
修課條件：
1.具APR工作經驗者尤佳
2.電機、電子、資工等理工科系碩士畢業(需學過VLSI)
3.具 Physical Design、IC Layout、Front- End Digital Design、Analog integral circuit design工作經驗者尤佳
2.電機、電子、資工等理工科系碩士畢業(需學過VLSI)
3.具 Physical Design、IC Layout、Front- End Digital Design、Analog integral circuit design工作經驗者尤佳
課程大綱：
1.Pre-CTS Check and Setup
- Analyze clock structure prior to clock tree synthesis
- Verify clock related SDC for correctness
- Apply and use clock options correctly
2.Building and Refining Clock Trees
- Recommended clock tree synthesis
- OCV-aware clock tree synthesis
- Post-CTS CTO (before route and post route)
- How to perform clock shielding
3.Debugging Clock Tree
- Run CTS in debug mode
- Use the log in debug mode to identify clock tree issues
4.Advanced Clock Tree setup --- 32nm
- Check the design for CTS readiness
- Define CTS constraints and targets
- Apply CTS control settings
- Define MCMM CTS scenarios
- Perform pre-CTS power optimization
- Execute the recommended clock tree synthesis and optimization flow
- Analyze timing and clock specifications post CTS
- Analyze clock structure prior to clock tree synthesis
- Verify clock related SDC for correctness
- Apply and use clock options correctly
2.Building and Refining Clock Trees
- Recommended clock tree synthesis
- OCV-aware clock tree synthesis
- Post-CTS CTO (before route and post route)
- How to perform clock shielding
3.Debugging Clock Tree
- Run CTS in debug mode
- Use the log in debug mode to identify clock tree issues
4.Advanced Clock Tree setup --- 32nm
- Check the design for CTS readiness
- Define CTS constraints and targets
- Apply CTS control settings
- Define MCMM CTS scenarios
- Perform pre-CTS power optimization
- Execute the recommended clock tree synthesis and optimization flow
- Analyze timing and clock specifications post CTS
課程師資：
自強基金會專業講師群
具PnR設計經驗已逾15年，期間經手Tape out的專案不計其數，從單純的MCU、高速PC、周邊應用晶片到整合性SOC晶片等，內容包含廣為業界熟知的Cost Sensitive、High Speed、 Million Gates等晶片，皆有相當深入精闢的研究與實務經驗。
【APR師資介紹】
具PnR設計經驗已逾15年，期間經手Tape out的專案不計其數，從單純的MCU、高速PC、周邊應用晶片到整合性SOC晶片等，內容包含廣為業界熟知的Cost Sensitive、High Speed、 Million Gates等晶片，皆有相當深入精闢的研究與實務經驗。
【APR師資介紹】
主辦單位:
財團法人自強工業科學基金會
學員須知：
注意事項
☆課程費用：包含稅及講義。(不含餐)
☆使用VIP優惠者、早安鳥方案者，恕不可再使用紅利點數折抵。
☆為了更了解您的需求並提供更合適的訓練內容，歡迎填寫🎯訓練需求調查表 !
如果有特定需求或細節，歡迎提供更多資訊給我們~
我們將根據您的回饋來設計專屬的訓練方案，期待能夠幫助貴公司提升效能並達成目標。😊
