自強課程

課程名稱

【竹科管理局線上補助課程】VLSI積體電路ESD防護佈局設計與專利分析熱烈招生中全線上

📢早鳥方案於 6/14 前報名：
🥇園區內：1500元
🥈園區外：3000元

※任職於【科學園區廠商】優先錄取!
※早鳥優惠價統一於確定開課後修改金額!

💥上課出席率需達７５％💥

課程代碼：

14S366

上課時間：

114/7/12-7/19，週六 09:00~17:30，共2週15小時

上課時數：

15 小時

上課地點：

網路線上

課程費用： (以下費用已由竹科管理局補助80%)

3500元 (科學園區廠商優惠價格需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

科學園區廠商優惠價： 2000 元(★繳費完成才算報名成功喔★)

課程目標：

課程將從ESD破壞模式與故障機制講起，並介紹ESD防護架構，逐步引導學員如何設計有效的晶片級ESD防護佈局。內容涵蓋ESD設計準則（包括低壓和高壓製程），以及如何在佈局中精確放置各種防護組件，如電阻、電容、二極體、MOS電晶體、FOD、SCR等。隨後，我們將深入探討如何進行全晶片級的ESD防護設計，以及在混合訊號電路中，針對不同電源域的防護與隔離措施。最後將介紹各種積體電路ESD防護的佈局技術與相關專利，並探討不同ESD防護網路階層在各種IC類型中的應用。期望學員能從理論與實務兩方面，全面理解ESD防護電路設計中佈局設計的重要性。

修課條件：

半導體產業暨相關系統業者之在職人士或有相關技術需求者

課程大綱：

I.ESD Protection Architecture(ESD防護架構介紹)
◎ ESD Introduction and Stress Modes
◎ ESD Failure Mechanisms
◎ ESD Protection Architecture in Chip Level
II.How to Do a Good ESD Layout for ICs?(如何做好IC ESD佈局設計)
◎ LV Process ESD Design Rules
◎ HV Process ESD Design Rules
◎ ESD Protection Component: Resistor/Capacitor
◎ ESD Protection Component: Diode/MOSFET
◎ ESD Protection Component: FOD/SCR
III.Whole Chip ESD Protections(全晶片ESD防護設計)
◎ ESD Protection Circuit Design Guides
◎ Input Pins ESD Protection
◎ Output Pins ESD Protection
◎ Power Pins ESD Protection
◎ Mixed-mode ESD Protections
IV.ESD Protections Study by Layout Techniques(ESD防護能力佈局技術探討)
◎ Analysis on ESD Protections by Layout Issues
◎ Protection Patents in the Layout Considerations
IV.ESD Protection-Network Applications in ICs(不同ESD防護網路階層在各IC種類之應用)

課程師資：

自強基金會陳老師
現任：國立大學電機資訊學院教授
學歷：國立清華大學電機工程學系博士
專長：ESD/ LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試

主辦單位:

國家科學及技術委員會新竹科學園區管理局

執行單位：

財團法人自強工業科學基金會