自強課程

課程名稱
積體電路高壓(HV)/超高壓(UHV) BCD製程技術與ESD/LU防護設計
熱烈招生中
課程代碼:
14S379
上課時間:
114/11/8-11/15,週六 09:00~17:30,共2週15小時
上課時數:
15 小時
課程費用:
9200元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 8600 元
- 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 8000 元
- 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 100 點
課程目標:
本課程為BCD高壓(HV)與超高壓(UHV)積體電路IC的ESD/LU防護設計高階實務課程,將深入探討在設計中如何應對這些挑戰。課程將首先介紹哪些電子產品需要使用HV與UHV製程,並介紹HV晶圓技術平台的基本概念。
接著,課程將介紹各類HV/UHV CMOS元器件及其佈局方法,並深入討論HV元件的工程設計、降低元器件表面電場的技術,以及SOA(安全操作區域)的設計考量。隨後,我們將探討HV CMOS元器件的多項可靠度問題,並介紹HV/UHV電路的全晶片防護設計理念,LDMOS ESD失效方式分析,以及LDMOS ESD元件的佈局設計考量。
課程最後將深入探討HV/UHV積體電路的ESD/LU防護設計理念,並分析當前熱門的專利技術。期望學員能全面理解HV/UHV元件工程、HV/UHV IC靜電防護及LU免疫設計之間的密切關聯。
接著,課程將介紹各類HV/UHV CMOS元器件及其佈局方法,並深入討論HV元件的工程設計、降低元器件表面電場的技術,以及SOA(安全操作區域)的設計考量。隨後,我們將探討HV CMOS元器件的多項可靠度問題,並介紹HV/UHV電路的全晶片防護設計理念,LDMOS ESD失效方式分析,以及LDMOS ESD元件的佈局設計考量。
課程最後將深入探討HV/UHV積體電路的ESD/LU防護設計理念,並分析當前熱門的專利技術。期望學員能全面理解HV/UHV元件工程、HV/UHV IC靜電防護及LU免疫設計之間的密切關聯。
課程特色:
靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延緩產品上市的主因,因此無論由製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD防護設計的高壓及超高壓製程IC實務高階課程,講授內容更是各高壓及超高壓積體電路產品ESD可靠度防護上最熱門的技術。
修課條件:
1.大專以上理工科系畢有興趣學員(對高壓元件及半導體ESD/LU防護有初步認識者)。
2.現職從事類比IC、電源管理/照明HV積體電路IC與電子產品(含LCD產業)之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
2.現職從事類比IC、電源管理/照明HV積體電路IC與電子產品(含LCD產業)之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
課程大綱:
I.HV/UHV CMOS Processes Introduction(高壓/超高壓CMOS製程介紹)
II.Device Engineering in HV/UHV Processes and Devices Layouts(高壓/超高壓製程元件工程與元件佈局)
◎ HV/UHV MOSFETs Engineering and Layouts
◎ Isolation Engineering in an LV/HV CMOS
◎ Device Surface E-Field
◎ SOA Considerations in HV/UHV Devices
III.Reliability Issues of HV/UHV Power Semiconductors(高壓/超高壓功率半導體的可靠度議題)
◎ Interconnection Layout Weakness
◎ Large Leakage Weakness
◎ ESD Immunity Weakness
◎ LU Immunity Weakness
IV.General ESD/LU Protection Designs in HV/UHV ICs(高壓/超高壓ICs ESD/LU防護設計)
◎ Whole Chip ESD Protections in HV/UHV Circuits
◎ How to Improve ESD Immunity?
◎ How to Improve LU Immunity?
V.HV/UHV LDMOS ESD/LU Protections Techniques(高壓/超高壓LDMOS ESD/LU防護技術)
◎ Why ESD/LU Immunities So Weak in an LDMOS?
◎ How to Layout the LDMOS ESD Cell?
◎ ESD Protection Methods in the HV/UHV LDMOS
◎ ESD/LU Protection Patents in the HV/UHV LDMOS
II.Device Engineering in HV/UHV Processes and Devices Layouts(高壓/超高壓製程元件工程與元件佈局)
◎ HV/UHV MOSFETs Engineering and Layouts
◎ Isolation Engineering in an LV/HV CMOS
◎ Device Surface E-Field
◎ SOA Considerations in HV/UHV Devices
III.Reliability Issues of HV/UHV Power Semiconductors(高壓/超高壓功率半導體的可靠度議題)
◎ Interconnection Layout Weakness
◎ Large Leakage Weakness
◎ ESD Immunity Weakness
◎ LU Immunity Weakness
IV.General ESD/LU Protection Designs in HV/UHV ICs(高壓/超高壓ICs ESD/LU防護設計)
◎ Whole Chip ESD Protections in HV/UHV Circuits
◎ How to Improve ESD Immunity?
◎ How to Improve LU Immunity?
V.HV/UHV LDMOS ESD/LU Protections Techniques(高壓/超高壓LDMOS ESD/LU防護技術)
◎ Why ESD/LU Immunities So Weak in an LDMOS?
◎ How to Layout the LDMOS ESD Cell?
◎ ESD Protection Methods in the HV/UHV LDMOS
◎ ESD/LU Protection Patents in the HV/UHV LDMOS
課程師資:
自強基金會專業講師
現任職務:國立大學電機資訊學院教授
最高學歷:國立清華大學電機工程學系博士
重要經歷:
●國立大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長:ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
現任職務:國立大學電機資訊學院教授
最高學歷:國立清華大學電機工程學系博士
重要經歷:
●國立大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長:ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
主辦單位:
財團法人自強工業科學基金會
相關課程:
學員須知:
注意事項