個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
【補助申請中】積體電路HV/UHV BCD製程技術與ESD/LU防護設計
如期開班
⭐⭐《企業內訓應援》詳見注意事項 ⭐⭐
課程代碼：
15S408
上課時間：
115/7/12、7/19，週日，09:00~17:30，共2週15小時。
上課時數：
15 小時
課程費用：
9500元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
課程目標：
靜電放電(ESD)破壞是影響超大型積體電路可靠性的重要因素也是延緩產品上市的主因，因此無論由製程上、設計上全方位的防護措施是必要的。本課程是積體電路ESD防護設計的高壓及超高壓製程IC實務高階課程，講授內容更是各高壓及超高壓積體電路產品ESD可靠度防護上最熱門的技術。
本課程為BCD高壓（HV）與超高壓（UHV）積體電路IC的ESD/LU防護設計高階實務課程，將深入探討在設計中如何應對這些挑戰。課程將首先介紹哪些電子產品需要使用HV與UHV製程，並介紹HV晶圓技術平台的基本概念。接著，課程將介紹各類HV/UHV CMOS元器件及其佈局方法，並深入討論HV元件的工程設計、降低元器件表面電場的技術，以及SOA（安全操作區域）的設計考量。隨後，我們將探討HV CMOS元器件的多項可靠度問題，並介紹HV/UHV電路的全晶片防護設計理念，LDMOS ESD失效方式分析，以及LDMOS ESD元件的佈局設計考量。
課程最後將深入探討HV/UHV積體電路的ESD/LU防護設計理念，並分析當前熱門的專利技術。期望學員能全面理解HV/UHV元件工程、HV/UHV IC靜電防護及LU免疫設計之間的密切關聯。
本課程為BCD高壓（HV）與超高壓（UHV）積體電路IC的ESD/LU防護設計高階實務課程，將深入探討在設計中如何應對這些挑戰。課程將首先介紹哪些電子產品需要使用HV與UHV製程，並介紹HV晶圓技術平台的基本概念。接著，課程將介紹各類HV/UHV CMOS元器件及其佈局方法，並深入討論HV元件的工程設計、降低元器件表面電場的技術，以及SOA（安全操作區域）的設計考量。隨後，我們將探討HV CMOS元器件的多項可靠度問題，並介紹HV/UHV電路的全晶片防護設計理念，LDMOS ESD失效方式分析，以及LDMOS ESD元件的佈局設計考量。
課程最後將深入探討HV/UHV積體電路的ESD/LU防護設計理念，並分析當前熱門的專利技術。期望學員能全面理解HV/UHV元件工程、HV/UHV IC靜電防護及LU免疫設計之間的密切關聯。
修課條件：
1.大專以上理工科系畢有興趣學員(對高壓元件及半導體ESD/LU防護有初步認識者)。
2.現職從事類比IC、電源管理/照明HV積體電路IC與電子產品(含LCD產業)之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
2.現職從事類比IC、電源管理/照明HV積體電路IC與電子產品(含LCD產業)之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
課程大綱：
I.HV/UHV CMOS Processes Introduction(高壓/超高壓CMOS製程介紹)
II.Device Engineering in HV/UHV Processes and Devices Layouts(高壓/超高壓製程元件工程與元件佈局)
■ HV/UHV MOSFETs Engineering and Layouts
■ Isolation Engineering in an LV/HV CMOS
■ Device Surface E-Field
■ SOA Considerations in HV/UHV Devices
III.Reliability Issues of HV/UHV Power Semiconductors(高壓/超高壓功率半導體的可靠度議題)
■ Interconnection Layout Weakness
■ Large Leakage Weakness
■ ESD Immunity Weakness
■ LU Immunity Weakness
IV.General ESD/LU Protection Designs in HV/UHV ICs(高壓/超高壓ICs ESD/LU防護設計)
■ Whole Chip ESD Protections in HV/UHV Circuits
■ How to Improve ESD Immunity?
■ How to Improve LU Immunity?
V.HV/UHV LDMOS ESD/LU Protections Techniques(高壓/超高壓LDMOS ESD/LU防護技術)
■ Why ESD/LU Immunities So Weak in an LDMOS?
■ How to Layout the LDMOS ESD Cell?
■ ESD Protection Methods in the HV/UHV LDMOS
■ ESD/LU Protection Patents in the HV/UHV LDMOS
Ⅵ.Summary
II.Device Engineering in HV/UHV Processes and Devices Layouts(高壓/超高壓製程元件工程與元件佈局)
■ HV/UHV MOSFETs Engineering and Layouts
■ Isolation Engineering in an LV/HV CMOS
■ Device Surface E-Field
■ SOA Considerations in HV/UHV Devices
III.Reliability Issues of HV/UHV Power Semiconductors(高壓/超高壓功率半導體的可靠度議題)
■ Interconnection Layout Weakness
■ Large Leakage Weakness
■ ESD Immunity Weakness
■ LU Immunity Weakness
IV.General ESD/LU Protection Designs in HV/UHV ICs(高壓/超高壓ICs ESD/LU防護設計)
■ Whole Chip ESD Protections in HV/UHV Circuits
■ How to Improve ESD Immunity?
■ How to Improve LU Immunity?
V.HV/UHV LDMOS ESD/LU Protections Techniques(高壓/超高壓LDMOS ESD/LU防護技術)
■ Why ESD/LU Immunities So Weak in an LDMOS?
■ How to Layout the LDMOS ESD Cell?
■ ESD Protection Methods in the HV/UHV LDMOS
■ ESD/LU Protection Patents in the HV/UHV LDMOS
Ⅵ.Summary
課程師資：
自強基金會 陳老師
現任：國立大學電機資訊學院兼任教授
學歷：國立清華大學電機工程學系博士
專長：ESD/ LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試
現任：國立大學電機資訊學院兼任教授
學歷：國立清華大學電機工程學系博士
專長：ESD/ LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試
主辦單位:
財團法人自強工業科學基金會
學員須知：
注意事項
★課程費用包含：講義及稅。(不提供午餐)
★計畫補助課程不適用於其他基金會優惠方案及不可使用紅利點數折抵費用。
★計畫補助課程《確定開課》/《線上課程講義寄出》後，若因故無法上課，則不予退費。
🔥🔥《企業內訓應援》
☆為了更了解您的需求並提供更合適的訓練內容，
歡迎填寫🎯訓練心願清單(請點🎯) !
我們將根據您的回饋來設計具體可行的課程方案，
是您達成培訓目標最強有力的後盾！😊
✨政府補助優惠方案推動中。✨
