自強課程
課程名稱
VLSI積體電路ESD防護佈局設計與專利實務分析
熱烈招生中
課程代碼:
15S416
上課時間:
115/11/7、11/14,週六,09:00~17:30,共2天15小時。
上課時數:
15 小時
課程費用:
9800元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 8850 元
- 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 8350 元
課程目標:
積體電路(IC)或電子產品中的靜電放電(ESD)破壞是影響IC可靠性的重要因素,因此在佈局設計中採取全方位的防護措施至關重要。本課程是專為電子產品及積體電路ESD防護設計而設計的核心課程,對於新進的佈局工程師而言,這也是進入IC I/O佈局領域的重要精華課程。
課程將從ESD破壞模式與故障機制講起,並介紹ESD防護架構,逐步引導學員如何設計有效的晶片級ESD防護佈局。內容涵蓋ESD設計準則(包括低壓和高壓製程),以及如何在佈局中精確放置各種防護組件,如電阻、電容、二極體、MOS電晶體、FOD、SCR等。隨後,我們將深入探討如何進行全晶片級的ESD防護設計,以及在混合訊號電路中,針對不同電源域的防護與隔離措施。
課程的最後部分,將介紹各種積體電路ESD防護的佈局技術與相關專利,並探討不同ESD防護網路階層在各種IC類型中的應用。期望學員能從理論與實務兩方面,全面理解ESD防護電路設計中佈局設計的重要性。
課程將從ESD破壞模式與故障機制講起,並介紹ESD防護架構,逐步引導學員如何設計有效的晶片級ESD防護佈局。內容涵蓋ESD設計準則(包括低壓和高壓製程),以及如何在佈局中精確放置各種防護組件,如電阻、電容、二極體、MOS電晶體、FOD、SCR等。隨後,我們將深入探討如何進行全晶片級的ESD防護設計,以及在混合訊號電路中,針對不同電源域的防護與隔離措施。
課程的最後部分,將介紹各種積體電路ESD防護的佈局技術與相關專利,並探討不同ESD防護網路階層在各種IC類型中的應用。期望學員能從理論與實務兩方面,全面理解ESD防護電路設計中佈局設計的重要性。
修課條件:
1.大專以上理工科系畢有興趣學員(對半導體ESD防護有初步認識者)。
2.現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
2.現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
課程大綱:
I.ESD Protection Architecture (ESD 防護架構介紹)
■ ESD Introduction and Stress Modes
■ ESD Failure Mechanisms
■ ESD Protection Architecture in Chip Level
II.How to Do a Good ESD Layout for ICs ? (如何做好IC ESD佈局設計)
■ LV Process ESD Design Rules
■ HV Process ESD Design Rules
■ ESD Protection Component: Resistor/Capacitor
■ ESD Protection Component: Diode/MOSFET
■ ESD Protection Component: FOD/SCR
III.Whole Chip ESD Protections (全晶片ESD防護設計)
■ ESD Protection Circuit Design Guides
■ Input Pins ESD Protection
■ Output Pins ESD Protection
■ Power Pins ESD Protection
■ Mixed-mode ESD Protections
IV.ESD Protections Study by Layout Techniques (ESD防護能力佈局技術探討)
■ Analysis on ESD Protections by Layout Issues
■ Protection Patents in the Layout Considerations
V.ESD Protection-Network Applications in ICs (不同ESD防護網路階層在各IC種類之應用)
VI.Summary
■ ESD Introduction and Stress Modes
■ ESD Failure Mechanisms
■ ESD Protection Architecture in Chip Level
II.How to Do a Good ESD Layout for ICs ? (如何做好IC ESD佈局設計)
■ LV Process ESD Design Rules
■ HV Process ESD Design Rules
■ ESD Protection Component: Resistor/Capacitor
■ ESD Protection Component: Diode/MOSFET
■ ESD Protection Component: FOD/SCR
III.Whole Chip ESD Protections (全晶片ESD防護設計)
■ ESD Protection Circuit Design Guides
■ Input Pins ESD Protection
■ Output Pins ESD Protection
■ Power Pins ESD Protection
■ Mixed-mode ESD Protections
IV.ESD Protections Study by Layout Techniques (ESD防護能力佈局技術探討)
■ Analysis on ESD Protections by Layout Issues
■ Protection Patents in the Layout Considerations
V.ESD Protection-Network Applications in ICs (不同ESD防護網路階層在各IC種類之應用)
VI.Summary
課程師資:
自強基金會 陳老師
現任:國立大學電機資訊學院兼任教授
學歷:國立清華大學電機工程學系博士
專長:ESD/LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試。
現任:國立大學電機資訊學院兼任教授
學歷:國立清華大學電機工程學系博士
專長:ESD/LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試。
主辦單位:
財團法人自強工業科學基金會
學員須知:
注意事項



