自強課程
課程名稱
電子系統/積體電路 ESD/EOS 測試與防護設計實務
熱烈招生中
課程代碼:
15S418
上課時間:
115/12/5、12/12 ,週六,09:00~17:30,共2天15小時。
上課時數:
15 小時
課程費用:
9800元
(符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
超值優惠:
- VIP企業會員價:VIP企業會員可享優惠價格 (按我)
- 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 8850 元
- 早安鳥方案:會員於開課二週前(含)報名並完成繳費,可享超值優惠價 8350 元
課程目標:
本課程是針對電子系統與積體電路ESD/EOS測試與防護設計的高階實務課程,將深入探討相關技術與應用。課程將從EMC中ESD、EOS、EFT和Surge的基本概念開始,並分析可能造成EOS(電氣過壓)機制的因素。
接著,我們將探討零組件級的ESD測試(包含AEC-Q100標準)、系統級的ESD測試(包括IEC-61000-4-2和AEC-Q200-002),並討論IC元件是否適用於系統級ESD測試。此外,課程還會介紹IC元件等級的電位箝制設計,以及電子系統級ESD/EOS防護設計的考量。
課程將進一步探討電子系統級突波抑制器(TVS)的設計與製作過程,並討論IC元件與電子系統如何協同進行ESD防護設計。最後,期望學員能夠全面理解電子系統級及內部IC元件級的ESD/EOS測試與防護設計方法。
接著,我們將探討零組件級的ESD測試(包含AEC-Q100標準)、系統級的ESD測試(包括IEC-61000-4-2和AEC-Q200-002),並討論IC元件是否適用於系統級ESD測試。此外,課程還會介紹IC元件等級的電位箝制設計,以及電子系統級ESD/EOS防護設計的考量。
課程將進一步探討電子系統級突波抑制器(TVS)的設計與製作過程,並討論IC元件與電子系統如何協同進行ESD防護設計。最後,期望學員能夠全面理解電子系統級及內部IC元件級的ESD/EOS測試與防護設計方法。
修課條件:
1.大專以上理工科系畢有興趣學員(對半導體ESD/EOS防護已有初步認識者)。
2.現職從事高壓製程、Power Device研發、可靠度相關技術人員。
2.現職從事高壓製程、Power Device研發、可靠度相關技術人員。
課程大綱:
1.ESD/EOS Background & Issues (ESD/EOS 背景與議題)
■ ESD, EOS, EFT and Surge
■ Possible Causes of EOS
2.Component-level ESD Testing (IC料件級ESD測試)
■ HBM, MM, CDM
■ Why HBM, MM, CDM?
■ AEC-Q100
3.System-level ESD Testing (電子系統級ESD測試)
■ IEC 61000-4-2 (System ESD)
■ AEC-Q200-002
■ Is System-Level ESD Testing Valid for ICs?
4.Power Clamps in ICs (IC料件級電源埠ESD鉗位防護技術)
■ Static ESD Clamps
■ Transient Power Clamps
■ Mixed-mode ESD Protections
5.System-level ESD/EOS Protections (電子系統級ESD/EOS防護技術)
■ ESD Failure Modes in the PCB-level
■ ESD Stratagems in the PCB-level
■ Some System ESD (EOS) Protections & Devices
■ ESD Grounded Treatments
6.TVS (Transient-voltage Suppressor) (電子系統級TVS突波抑制防護)
■ How a TVS Should Be?
■ Key Device Parameters of a TVS
■ TVS for ESD/LU Protection
■ Varistor, TVS Diode, and TVS Diode Array
■ Spice Parameters of a TVS
7.How the IC-System ESD Co-Design? (如何達成IC料件-電子系統ESD共同防護?)
■ System Efficient ESD Design (SEED)
■ On-Board Protection – Primary Clamp
■ On-Chip Protection – Secondary Clamp
8.Summary
■ ESD, EOS, EFT and Surge
■ Possible Causes of EOS
2.Component-level ESD Testing (IC料件級ESD測試)
■ HBM, MM, CDM
■ Why HBM, MM, CDM?
■ AEC-Q100
3.System-level ESD Testing (電子系統級ESD測試)
■ IEC 61000-4-2 (System ESD)
■ AEC-Q200-002
■ Is System-Level ESD Testing Valid for ICs?
4.Power Clamps in ICs (IC料件級電源埠ESD鉗位防護技術)
■ Static ESD Clamps
■ Transient Power Clamps
■ Mixed-mode ESD Protections
5.System-level ESD/EOS Protections (電子系統級ESD/EOS防護技術)
■ ESD Failure Modes in the PCB-level
■ ESD Stratagems in the PCB-level
■ Some System ESD (EOS) Protections & Devices
■ ESD Grounded Treatments
6.TVS (Transient-voltage Suppressor) (電子系統級TVS突波抑制防護)
■ How a TVS Should Be?
■ Key Device Parameters of a TVS
■ TVS for ESD/LU Protection
■ Varistor, TVS Diode, and TVS Diode Array
■ Spice Parameters of a TVS
7.How the IC-System ESD Co-Design? (如何達成IC料件-電子系統ESD共同防護?)
■ System Efficient ESD Design (SEED)
■ On-Board Protection – Primary Clamp
■ On-Chip Protection – Secondary Clamp
8.Summary
課程師資:
自強基金會 陳老師
現任:國立大學電機資訊學院兼任教授
學歷:國立清華大學電機工程學系博士
專長:ESD/LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試。
現任:國立大學電機資訊學院兼任教授
學歷:國立清華大學電機工程學系博士
專長:ESD/LU防護電路設計, 電力電子, 可靠度工程, VLSI製程/測試。
主辦單位:
財團法人自強工業科學基金會
學員須知:
注意事項



