個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
SOC類比與數位混波積體電路設計養成班
熱烈招生中
課程代碼：
00S065
上課時間：
7/23~12/17(六)9：00~17：00，共140hrs
上課時數：
140 小時
上課地點：
課程費用：
48000元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
※會員優惠價：
會員於開課7日前(含)報名並完成繳費，可享會員優惠價 40000 元。
會員於開課7日前(含)報名並完成繳費，可享會員優惠價 40000 元。
課程目標：
本課程由淺入深讓學員們探知類比與數位混波IC設計的奧妙之處，並深入探討類比與數位晶片的合成技巧與應用，提昇學員的混波晶片設計能力與技巧。在接受完本設計課程後，學員們對於具有類比與數位電路的混波晶片ㄧ定能更深入瞭解並具有相當的設計能力，因此不論是對現在工作或是未來轉業都將會有很大的助益。
課程大綱：
【模組A】類比積體電路設計、電路實作與晶片量測
7/23、7/30、8/6、8/13、8/20(六)9：00~17：00，共35hrs
以運算放大器、帶差參考電路、振盪器、鎖相迴路、比較器、切換電容式電路等進階類比積體電路為設計實例，並進行電路實作模擬，讓學員明白類比積體電路的設計技巧，最後配合商用晶片進行實測，同時提昇學員電路設計與量測能力。
【模組B】混波類比積體電路Candence設計、電路實作與晶片量測
8/27、9/3、9/17、9/24、10/1(六)9：00~17：00，共35hrs
以數位/類比轉換器(DAC)與類比/數位轉換器(ADC)為設計主體，介紹各種不同類型的取樣保持電路與DAC/ADC電路架構，並進行理論分析與實作模擬演練。預定演練的系統電路為切換電容式取樣電路、切換電流式取樣電路、快閃式DAC與定電流輸出式DAC、Pipelined ADC與-ADC等電路，期能藉由規格設定、理論分析與電路模擬等步驟，讓學員瞭解系統類比電路的設計流程與設計技巧；最後，以切換電容式三角積分調變器為設計實例，先進行MATLAB系統模擬來確定系統規格，接著以HSpice軟體進行電路設計與模擬，再以Candence軟體進行電路佈局與佈局後電路分析，直到晶片Tape-out為止（工作站實作）
【模組C】Verilog語法與數位晶片實作
10/15、10/22、10/29、11/5(六)9：00~17：00，共28hrs
簡介硬體描述語言(Verilog)的基本語法與設計技巧，並透過實例演練使學員了解課程內容，提高學員的邏輯電路設計能力；接著，訓練學員以Verilog程式語言來撰寫範例，並配合模擬軟體進行功能分析與驗証工作，預定演練的範例有：「多位元除法器」、「數位乘法器」、「梳型濾波器」與「數位電路消除電路」等範列，讓學員們可以寫出屬於自己的程式。
【模組D】FPGA開發板應用與混波晶片(Mixed-mode)實作(使用Altera晶片)
11/12、11/19、11/26、12/3、12/10、12/17(六)9：00~17：00，共42hrs
第一階段係結合Verilog與VHDL所撰寫完成的程式，實際進行FPGA 實驗板的功能驗証工作，採用的是Altera公司所開發的FPGA晶片，預計使用的實驗板有三片，分別為Cyclone I、SPOC-Nios II、DE2-multimedia等實驗板，並針對內設IP功能與進階功能進行深入探討與實例演練，讓學員瞭解開發板的應用技巧與實體電路的執行結果，厚植學員設計數位晶片設計與應用能力。第二階段則針對所開發出來的FPGA程式進行ASIC設計流程的解說與實機演練（工作站實作），提昇設計與製作數位IC的能力。第三階段則針對ASIC與類比晶片進行合成，實機演練（工作站實作）混合訊號的合成技巧與合成流程，將類比與數位電路合成在同一顆晶片內，提昇學員製作混波晶片的能力。
7/23、7/30、8/6、8/13、8/20(六)9：00~17：00，共35hrs
以運算放大器、帶差參考電路、振盪器、鎖相迴路、比較器、切換電容式電路等進階類比積體電路為設計實例，並進行電路實作模擬，讓學員明白類比積體電路的設計技巧，最後配合商用晶片進行實測，同時提昇學員電路設計與量測能力。
【模組B】混波類比積體電路Candence設計、電路實作與晶片量測
8/27、9/3、9/17、9/24、10/1(六)9：00~17：00，共35hrs
以數位/類比轉換器(DAC)與類比/數位轉換器(ADC)為設計主體，介紹各種不同類型的取樣保持電路與DAC/ADC電路架構，並進行理論分析與實作模擬演練。預定演練的系統電路為切換電容式取樣電路、切換電流式取樣電路、快閃式DAC與定電流輸出式DAC、Pipelined ADC與-ADC等電路，期能藉由規格設定、理論分析與電路模擬等步驟，讓學員瞭解系統類比電路的設計流程與設計技巧；最後，以切換電容式三角積分調變器為設計實例，先進行MATLAB系統模擬來確定系統規格，接著以HSpice軟體進行電路設計與模擬，再以Candence軟體進行電路佈局與佈局後電路分析，直到晶片Tape-out為止（工作站實作）
【模組C】Verilog語法與數位晶片實作
10/15、10/22、10/29、11/5(六)9：00~17：00，共28hrs
簡介硬體描述語言(Verilog)的基本語法與設計技巧，並透過實例演練使學員了解課程內容，提高學員的邏輯電路設計能力；接著，訓練學員以Verilog程式語言來撰寫範例，並配合模擬軟體進行功能分析與驗証工作，預定演練的範例有：「多位元除法器」、「數位乘法器」、「梳型濾波器」與「數位電路消除電路」等範列，讓學員們可以寫出屬於自己的程式。
【模組D】FPGA開發板應用與混波晶片(Mixed-mode)實作(使用Altera晶片)
11/12、11/19、11/26、12/3、12/10、12/17(六)9：00~17：00，共42hrs
第一階段係結合Verilog與VHDL所撰寫完成的程式，實際進行FPGA 實驗板的功能驗証工作，採用的是Altera公司所開發的FPGA晶片，預計使用的實驗板有三片，分別為Cyclone I、SPOC-Nios II、DE2-multimedia等實驗板，並針對內設IP功能與進階功能進行深入探討與實例演練，讓學員瞭解開發板的應用技巧與實體電路的執行結果，厚植學員設計數位晶片設計與應用能力。第二階段則針對所開發出來的FPGA程式進行ASIC設計流程的解說與實機演練（工作站實作），提昇設計與製作數位IC的能力。第三階段則針對ASIC與類比晶片進行合成，實機演練（工作站實作）混合訊號的合成技巧與合成流程，將類比與數位電路合成在同一顆晶片內，提昇學員製作混波晶片的能力。
相關課程：
學員須知：
注意事項
早鳥價恕不適用紅利折底喔！！！
若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。
無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。
使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。
課前請詳閱簡章之課程內容或利用課程諮詢電話。
課程嚴禁旁聽，亦不可攜眷參與。
優惠方案擇一使用。
