個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
數位系統雛形與進階FPGA設計實務班
【入門+進階1+進階2】 熱烈招生中
【入門+進階1+進階2】 熱烈招生中
★贈送Xilinx Spartan6 FPGA開發板(價值8,000)
上過學員力推課程及講師!!上過學員力推課程及講師!!
上過學員力推課程及講師!!上過學員力推課程及講師!!
本課程以實作為主、以業界主流FPGA為核心，用Verilog硬體描述語言及FPGA電路合成，教導學員從基礎學習，內容將搭配上業界常用週邊介面如：七段顯示器IIC、UART，…，最終達到在FPGA中建構屬於自己系統平台為教學目的。
教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
教導數位系統雛型電路設計基本原則, 及操作技巧，內容將搭配VGA介面，及Xilinx提供的微處理機PicoBlaze整合自行發展之IP最終達到在FPGA中建構屬於自己Reconfigurable SOC系統平台為教學目的。
數位系統雛型電路SOC除錯常用技術及相關知識。包含基於模型的系統仿真平臺構建方法、PicoBlaze系統程式設計及除錯、硬體除錯利器ChipScope Pro工具介紹，並實際以Lab方式來實作PicoBlaze嵌入式平台除錯方式，藉以講解FPGA常用的除錯技巧。講解RISC CPU微處理機架構，並以以Xilinx PicoBlaze Verilog原始碼為基礎為實作範例做完整的說明。本課程詳細介紹 PicoBlaze CPU 及其系統架構，指令集之設計及修改, 加入屬於自己的指令集並整合在Reconfigurable SOC系統平台為教學目的。
課程代碼：
03C004
上課時間：
8/2(六)~11/22(六)，9:00~16:00，共90小時(9/6,10/11停課)
上課時數：
90 小時
上課地點：
課程費用：
36000元
(符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
- VIP企業會員價：VIP企業會員可享優惠價格 (按我)
- 會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 33500 元
- 會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 800 點
修課條件：
數位邏輯基本觀念
課程大綱：
【入門】FPGA/Verilog實戰設計、基本周邊IO電路設計班(課程代碼03C004-1)
1. FPGA 元件及架構介紹
2. FPGA 開發工具介紹及FPGA實習板
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關設定
4. HDL 語言指令及程式介紹
5. HDL Basic Concepts
6. HDL Coding for Combinatorial Logic
7. HDL Coding for Sequential Logic
8. Test Bench
9. FPGA IO控制
10. FPGA基本輸出入實習
11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
13. FPGA周邊控制與PC通訊實習
14. FPGA通訊介面實習
15. FPGA PWM控制實習
16. FPGA I2C介面通訊實習
17. FPGA ADC類比數位轉換器實習
18. FPGA周邊記憶體EEPROM讀寫實習
【進階1】數位系統雛型電路SOC實務班(課程代碼:03C004-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實現原則和同步設計原則
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和Pipeline流水線操作等技巧
3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM），時脈管理(DCM)和串列收發器（SERDES）等
4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊RISC CPU同步狀態機原理、結構和設計
7.CORE Generator System及 HDL Design with IP Core Flow
★LAB：產生ROM、RAM、DCM 等IP
★LAB：UART IP結構和設計
★LAB：I2C IP結構和設計
【進階2】數位系統雛型電路SOC除錯、驗證與內核設計實務班(課程代碼:03C004-3)
1.週邊界面及系統晶片整合架構介紹
2.基於模型的系統仿真平臺構建方法(Lab)
3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze組譯器的用法與組譯器指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展，PicoBlaze IDE 介紹, JTAG port Download 除錯
5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、ChipScope Pro Analyzer的使用，實際用於此SoC系統Wavefrom產生及Debug
1. FPGA 元件及架構介紹
2. FPGA 開發工具介紹及FPGA實習板
3. FPGA 接腳及時域限制條件(Pin & Timing Constraints)及相關設定
4. HDL 語言指令及程式介紹
5. HDL Basic Concepts
6. HDL Coding for Combinatorial Logic
7. HDL Coding for Sequential Logic
8. Test Bench
9. FPGA IO控制
10. FPGA基本輸出入實習
11. FPGA七段顯示器實習
12. FPGA點矩陣LED實習
13. FPGA周邊控制與PC通訊實習
14. FPGA通訊介面實習
15. FPGA PWM控制實習
16. FPGA I2C介面通訊實習
17. FPGA ADC類比數位轉換器實習
18. FPGA周邊記憶體EEPROM讀寫實習
【進階1】數位系統雛型電路SOC實務班(課程代碼:03C004-2)
1.三個設計基本原則，包括面積和速度的平衡互換原則，硬體可實現原則和同步設計原則
2.三個個常用操作技巧，包括Ping-pong Buffer，串並轉換操作和Pipeline流水線操作等技巧
3.三個常用IP模組使用，包括片上的記憶體（SRAM、FIFO、ROM），時脈管理(DCM)和串列收發器（SERDES）等
4.VGA 控制器I：基本原理、VGA 同步原理、圖像物件產生
5.VGA 控制器II：字元產生VGA 字元物件結合
6.PicoBlaze RISC I 硬體架構：CPU內部結構、研發流程、堆疊RISC CPU同步狀態機原理、結構和設計
7.CORE Generator System及 HDL Design with IP Core Flow
★LAB：產生ROM、RAM、DCM 等IP
★LAB：UART IP結構和設計
★LAB：I2C IP結構和設計
【進階2】數位系統雛型電路SOC除錯、驗證與內核設計實務班(課程代碼:03C004-3)
1.週邊界面及系統晶片整合架構介紹
2.基於模型的系統仿真平臺構建方法(Lab)
3.PicoBlaze RISC II 指令集：CPU指令集、組合語言、PicoBlaze組譯器的用法與組譯器指令
4.PicoBlaze RISC III 整合發展環境(IDE)：組合語言發展，PicoBlaze IDE 介紹, JTAG port Download 除錯
5.ChipScope Pro工具介紹Core Generator產生ILA、ICON core、ChipScope Pro Analyzer的使用，實際用於此SoC系統Wavefrom產生及Debug
主辦單位:
財團法人自強工業科學基金會
學員須知：
注意事項
