自強課程

課程名稱
【ESD實務課程】積體電路晶片 ESD/Latch-up介紹與防護設計 熱烈招生中
業界具實務經驗講師~
上過學員力推講師~
CMOS積體電路或電子產品中靜電放電(ESD)與突波引起閂鎖(LU)破壞是影響IC可靠性的重要因素,因此無論由製程上、設計上全方位的防護措施是必要的。本課程是CMOS積體電路/電子產品ESD/LU防護設計的重要課程,也是一位新進工程師要跨入ESD/LU防護設計領域的入門及進階課程,偏重講授各ESD/LU發生、ESD/LU防護熱門技術,這將對電子產品/IC ESD/LU防護設計有著重要影響,課程也介紹了電子產品/IC ESD/LU防護觀念及如何去做有效地ESD/LU防護,因此我們最後期許學員最後能充分理解並掌握CMOS積體電路或電子產品 ESD/LU議題及ESD/LU防制的相關技術。
 課程代碼:
13S024
 上課時間:
2024/11/14(四)11/15(五)9:00~16:00共12小時 
 上課時數:
12 小時
 課程費用:
9900元 (符合超值優惠價格者需送出報名表後,系統發出報名成功回函確認金額。)
 超值優惠:
  • VIP企業會員價:VIP企業會員可享優惠價格 (按我)
  • 會員優惠價: 會員於開課前七天完成報名繳費者可享會員優惠價 9700 元
  • 會員紅利折抵:本課程歡迎使用紅利折抵,最高可使用 100 點
 修課條件:
現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。理工科系畢有興趣學員,非理工科背景學員亦可。
 課程大綱:
1. Introduction to ESD/Latch-up - (靜電放電/閂鎖效應 簡介)
 Introduction to ESD/Latch-up(LU)
 Electrostatic Generation & Discharge
 Latch-up Mechanisms
 Comparisons of ESD and EOS

2. Design Concept of Chip-Level ESD Protections -(晶片級靜電防護設計觀念)
 Introduction to ESD Protection
 Device Protection Methodology
 Requirement Conditions of ESD Devices

3. Whole Chip ESD Protections -(全晶片靜電放電防護設計)
 Input Pins ESD Protections
 Output Pins ESD Protections
 Static/Dynamic ESD Clamps
 Mixed-mode ESD Protections

4. Design Concept of Chip-Level LU Protections -(晶片級閂鎖防護設計觀念)
 For I/O Pad
 For Internal Circuits
5. CMOS LU Free Design -(CMOS閂鎖效應克服設計)
 Temp. Solution
 Process Designs
 Layout Designs
 System Designs
 課程師資:
最高學歷:國立清華大學 電機博士
重要經歷:國立聯合大學電子 系主任/所長
靜電放電防護工程學會 理事/監事
十速科技公司 顧問
深圳華為技術(海思半導體)公司 顧問
盛強電子/ 閎康科技公司 首席顧問
旺玖科技(股)公司 顧問
工研院電子所/ 偉詮電子公司 顧問
TSMC/ UMC公司 顧問
SunPal Tech 公司 研發處處長
CG電子公司 研發處處長

專長: 電力電子, ESD/ LU防護電路設計, 類比電路設計, VLSI 製程/測試
  主辦單位:
財團法人自強工業科學基金會
  注意事項
  • 清華大學學生優惠方案:清華大學學生可享課程最低優惠價─VIP企業會員優惠價,完成報名後須來電告知修改費用(使用本優惠價須於報名同時檢附在學中有效的清華大學學生證,且不得開立抬頭「國立清華大學」以外的三聯式公司發票)。
  • 若遇不可預測之突發因素,基金會保有相關課程調整、取消及講師之變動權。
  • 無紙化環境,輕鬆達到減碳救地球,即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。
  • 使用VIP廠商優惠之學員,上課當日報到時須查核該公司識別證(相關證明資料)。
  • 會員紅利折抵限以原價或會員優惠價再折抵,其他方案不適用。
  • 課前請詳閱簡章之課程內容或利用課程諮詢電話。
  • 課程嚴禁旁聽,亦不可攜眷參與。
  • 優惠方案擇一使用。
  • 課程查詢或相關作業時程,請洽以下聯絡窗口。
    聯絡資訊