自強課程

課程名稱

PnR進階實作-PrimeTime×靜態時序分析(STA) 如期開班

課程代碼：

13S309

上課時間：

2024/5/19-6/2，每週日，09:00-17:00，3堂課，共21小時。

上課時數：

21 小時

上課地點：

清華大學第四綜合大樓(清華大學東側門入口處左手邊即為自強基金會大門入口/清大郵局左側)

課程費用：

15000元 (符合超值優惠價格者需送出報名表後，系統發出報名成功回函確認金額。)

超值優惠：

VIP企業會員價：VIP企業會員可享優惠價格 (按我)
會員優惠價： 會員於開課前七天完成報名繳費者可享會員優惠價 14000 元
會員紅利折抵：本課程歡迎使用紅利折抵，最高可使用 500 點

課程目標：

靜態時序分析(Static Timing Analysis：STA)可說是IC設計流程中相當重要的角色，從RTL code電路合成到APR(Automatic Placement & Routing)電路實體設計，流程中的每個階段都需要STA分析，在PrimeTime課程中，透過解說PrimeTime的強大功能，讓學員能夠藉由PrimeTime得到彈性、快速且準確的STA解決方案，課程最後會講解Primetime ECO flow，期望能讓學員在未來的晶片設計中，透過對PrimeTime掌握，大大提升晶片的成功率。

課程特色：

一人一機、小班教學，由淺入深的讓學員循序漸進的學習，同時使用投影片與Lab練習的方式，加強靜態時序分析的概念，讓STA不再是一門艱澀難懂的技術。透過靜態時間分析LAB的運作過程，進一步了解最後分析結果所代表的意義，以達有效率地解決電路中所有可能存在的時間問題，進而研擬出最有效率的解決方案。

修課條件：

1.電機、電子、資工等理工科系碩士畢業(需學過VLSI)，對IC設計有基本的概念者
2.對靜態時序分析有基本概念者
3.悉使用unix or linux者
4.具Physical Design、IC Layout、Front- End Digital Design、Analog integral circuit design工作經驗者尤佳
5.Digital Designer、Physical Designer尤佳

課程大綱：

1. Does Your Design Meet Timing？
2. Objects, Attributes, Collections
3. Constraints in a Timing Report
4. Timing Arcs in a Timing Report
5. Control Which Paths are Reported
6. Summary Reports
7. Validate & Enhance PT Session
8. Analysis Type and Back Annotation
9. Getting to Know Your Clocks
10. Additional Checks and Constraints
11. Path-based Analysis
12. Timing Closure: PTSI ECO Loops

課程師資：

自強基金會業界講師-Eric
專長：
1.GPU平行處理
2. H.264及SOC晶片設計
3.電腦3D繪圖
4.APR實體設計

主辦單位:

財團法人自強工業科學基金會