個人報名
教室租借
學員須知
上課地點
證書申請
會員註冊
回首頁
自強課程
課程名稱
【竹科管理局補助課程】VLSI積體電路ESD防護佈局設計與佈局專利分析
熱烈招生中
課程代碼：
13S367
上課時間：
113/8/3～113/8/10，週六 09:00~17:30，共2週15小時。
上課時數：
15 小時
課程費用：
(以下費用已由竹科管理局補助80%)
3000元
(科學園區廠商優惠價格需送出報名表後，系統發出報名成功回函確認金額。)
超值優惠：
課程目標：
本課程將從ESD破壞模式、ESD故障機制、ESD防護架構介紹起，進而談論如何做好晶片級的ESD防護佈局，其中涵蓋ESD設計準則、Latch-up設計準則、如何做好每個防護組件(電阻、電容、二極體、電晶體)佈局，接著談論全晶片級ESD防護設計、混合訊號不同電源域如何防護及隔離佈局措施，最後更進一步應用探討各種ESD/LU防護之佈局專利及IC 內部ESD防護電路網路。最後期許學員能從理論與實際應用兩方面充分理 ESD防護電路設計中佈局設計的重要性。
修課條件：
大專以上理工科系畢業或從事現職從事積體電路與電子產品之RD設計、佈局、製造、產品應用與品管、品保、FA相關技術人員。
課程大綱：
1.ESD Protection Architecture
- ESD Introduction and Stress Modes
- ESD Failure Mechanisms
- ESD Protection Architecture in Chip Level
2.How to Do a Good Layout for ICs ?
- Design Rules for ESD
- Design Rules for Latch-up
- ESD Protection Component: Resistor
- ESD Protection Component: Capacitor
- ESD Protection Component: Diode
- ESD Protection Component: MOSFET
3.Whole Chip ESD Protections
- Input Pins ESD Protection
- Output Pins ESD Protection
- Power Pins ESD Protection
- Mixed-mode ESD Protections
4.Patents Study on ESD/LU Protections by Layout Techniques
- Protection Patents in the Layout Considerations
5.ESD Protection-Networks in ICs
- ESD Introduction and Stress Modes
- ESD Failure Mechanisms
- ESD Protection Architecture in Chip Level
2.How to Do a Good Layout for ICs ?
- Design Rules for ESD
- Design Rules for Latch-up
- ESD Protection Component: Resistor
- ESD Protection Component: Capacitor
- ESD Protection Component: Diode
- ESD Protection Component: MOSFET
3.Whole Chip ESD Protections
- Input Pins ESD Protection
- Output Pins ESD Protection
- Power Pins ESD Protection
- Mixed-mode ESD Protections
4.Patents Study on ESD/LU Protections by Layout Techniques
- Protection Patents in the Layout Considerations
5.ESD Protection-Networks in ICs
課程師資：
自強基金會專業講師
現任職務：國立大學電機資訊學院 院長
最高學歷：國立清華大學電機工程學系博士
重要經歷：
●國立大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長：ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
現任職務：國立大學電機資訊學院 院長
最高學歷：國立清華大學電機工程學系博士
重要經歷：
●國立大學 電子系 主任/所長
●台灣靜電放電防護工程學會 理事/監事
●十速科技公司 顧問
●深圳華為技術(海思半導體)公司 顧問
●盛強電子/ 閎康科技公司 首席顧問
●TSMC/UMC公司 顧問
●工研院電子所/偉詮電子公司 顧問
●SunPal Tech 公司 研發處 處長
●CG電子公司 研發處 處長
專長：ESD/ LU防護電路設計,電力電子,可靠度工程,類比電路設計,VLSI 製程/測試
主辦單位:
國家科學及技術委員會新竹科學園區管理局
執行單位：
財團法人自強工業科學基金會
學員須知：
注意事項
※請前往竹科管理局廠商與單位名錄進行查詢，即可判斷公司是否為園區內廠商。
- 本計畫鼓勵女性學員報名參加培訓課程，必要時得優先錄取。
- 本計畫以竹科園區事業單位從業員工為主優先錄取，若有名額將開放有志進入園區就業人士報名參加。
- 防疫期間如有居家隔離、居家檢疫、自主健康管理且有呼吸道感染症狀等情形者，務必遵守中央流行疫情指揮中心防疫措施，請勿出席。 ☆課程費用：紙本講義及稅。(不供餐)
- 若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。
- 無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書或未達16小時課程上課證明皆以電子方式提供。
- 本課程不適用廠商VIP折扣優惠
- 課前請詳閱簡章之課程內容或利用課程諮詢電話。
- 課程嚴禁旁聽，亦不可攜眷參與。
- 優惠方案擇一使用。
☆計畫補助課程不適用於其他基金會優惠方案及不可使用紅利點數折抵費用。
☆計畫補助課程開課後，若因故無法上課，則不予退費。
✨針對園區廠商提供企業內訓課程規劃並享有優惠方案，若有需求可洽03-5623116分機3610鄒小姐。
